Browsing Diplomové práce - 18103 by Title
Now showing items 19-38 of 70
-
Generátor prostředků vestavěné diagnostiky
; Supervisor: Daňhel Martin; Opponent: Štěpánek Filip
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)V této práci implementuji algoritmické generování obvodů vestavěné diagnostiky pro obvod tvořený náhodnou kombinační logikou. -
Hardwarové zrcadlo paketů
; Supervisor: Ubik Sven; Opponent: Bartík Matěj
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Diplomová práce se zabývá návrhem a realizací zrcadla paketů určeného k testování 1Gbps Ethernetových sítí. Zařízení dokáže přeposílat Ethernetové IP pakety až do plné rychlosti rozhraní. Nad datovým tokem je taktéž prováděna ... -
Hardwarový akcelerátor pro dopočtení chybějících položek v datovém streamu
; Supervisor: Schmidt Jan; Opponent: Dostál Jiří
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2012-07-24) -
Hardwarový přípravek pro přesné zacílení pohledu kamery v místnosti
; Supervisor: Novák Jakub; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)Cílem práce je vytvoření hardwarového přípravku pro zacílení pohledu průmyslové kamery, aby bylo možné získat vyšší rozlišení v zvolené oblasti zájmu. Zvoleným řešením bylo využití dvou kamer. Jedna je přehledová a druhá ... -
HW modul pro samoopravný kód (FEC) v reálném čase
; Supervisor: Ubik Sven; Opponent: Kubalík Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-02-07) -
HW podpora detekce NAT
; Supervisor: Dostál Jiří; Opponent: Benáček Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-06-16) -
Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru
; Supervisor: Klemsa Jakub; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, ... -
implementace funkce way-back s pomoci GPS do ultra low power MCU
; Supervisor: Hušák Jiří; Opponent: Skrbek Miroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-26)V tejto práci sa pojednáva o navigácii na globálnej úrovni, Bluetooth low energy a ich využitie v reálnej aplikácii, hodiniek, ktoré využívajú tieto technológie. V prvej kapitole sa zoznámime s technológiami využívaných v ... -
Implementace kompresního algoritmu LZ4 s vysokou propustností v FPGA
; Supervisor: Bartík Matěj; Opponent: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Diplomová práce se zabývá návrhem a implementací kompresní a dekompresní architektury číslicových jednotek určených pro FPGA obvody. Návrh klade důraz na využití v systémech s vysokou propustností a nízkou latencí. Práce ... -
Implementace Petriho sítě v hradlovém poli
; Supervisor: Kubátová Hana; Opponent: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)Tato práce se zabývá metodikou převodu popisu Petriho sítí z jazyka PNML do syntetizovatelného zápisu pro programovatelná hradlová pole v jazyce VHDL. V úvodní části představí samotný koncept Petriho sítí, varianty a ... -
Informační systém pro podporu provozu jídelny
; Supervisor: Macejko Peter; Opponent: Hülle Robert
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)Práca rieši informačný systém vo veľkokapacitných jedálňach. Obsahujúci databázový, aplikačný server, aplikáciu na správu systému a tri druhy terminálov: informačný, objednávací a výdajný. Na termináli si klient môže ... -
Inkrementální verifikace bezpečnosti na základě binárních rozhodovacích stromů
; Supervisor: Ratschan Stefan; Opponent: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-06-16) -
Integrace bezpečnostního certifikovaného operačního systému reálného času PXROS-HR s robotickým systémem ROS2.
; Supervisor: Daňhel Martin; Opponent: Knížek Roman
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-09)Tato diplomová práce poskytuje komplexní analýzu robotického operačního systému (ROS) 2, včetně jeho architektury, komunikačních vzorů a konceptů, a také jeho využití Data Distribution Service (DDS) jako middlewaru pro ... -
Inteligentní zabezpečovací systém garáže: Nadřazený systém
; Supervisor: Daňhel Martin; Opponent: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)Tato diplomová práce se zabývá tvorbou zabezpečovacího systému pro správu garáží. Konkrétně jde o návrh a implementaci nadřazeného systému, který sbírá a zpracovává data zaslaná podřízenými systémy v jednotlivých garážích. ... -
IO-Link Device pro testování IO-Link Masterů
; Supervisor: Fenyk Miloš; Opponent: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)Během vývoje IO-Link Master produktů je třeba průběžně testovat funkčnost pomocí různých IO-Link deviců. Tato práce si klade za cíl vytvořit IO-Link test device, který by proces testování značně zjednodušil a umožnil by ... -
Maskování šifry AES na mikrořadiči a DPA druhého řádu
; Supervisor: Buček Jiří; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)Práce je zam˘e˘rena na mo˘zné útoky pomocí diferenciální analýzy výkonu na maskované implementaci AES-128 na mikrokontroleru AVR. Implementace je rozd˘elenadot˘rí˘cástí. První˘cástobsahujenemaskovanéverzeAES-128. Druhá ... -
Metody automatické verifikace v registrovém modelu jazyka SystemVerilog
; Supervisor: Kohlík Martin; Opponent: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-07)Tato práce se zabývá metodologií pro verifikaci digitálních integrovaných obvodů (Universal Verification Methodology - UVM), zejména její registrovou vrstvou (Register Abstraction Layer - RAL). V dané práci je popsán proces ... -
Měření na kontaktních čipových kartách
; Supervisor: Buček Jiří; Opponent: Hlaváč Josef
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-02-12) -
Model VLIW procesoru
; Supervisor: Kubátová Hana; Opponent: Šimková Marcela
Tato diplomová práce obsahuje teoretický základ typologie procesorů, jejich vývoje a vlastostí s důrazem na procesory typu VLIW. Čtenář je seznámen s vývojovým prostředím Codasip, ve kterém je následně implementována mnou ... -
Multichannel USB time-to-digital interface
; Supervisor: Borecký Jaroslav; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-02-09)Předmětem práce je vývoj 4 kanálového time to digital konvertoru připojeného k PC skrze USB 3.0 rozhranı́. Implementace je vyhotovena v SystemVerilogu, otestována za pomoci Xilinx Vivado ILA a nasazena na FPGA SoM který ...