Recently added

Now showing items 1-20 of 33

    • Maskování šifry AES na mikrořadiči a DPA druhého řádu 

      Author: Bhatti Abdullah; Supervisor: Buček Jiří; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Práce je zam˘e˘rena na mo˘zné útoky pomocí diferenciální analýzy výkonu na maskované implementaci AES-128 na mikrokontroleru AVR. Implementace je rozd˘elenadot˘rí˘cástí. První˘cástobsahujenemaskovanéverzeAES-128. Druhá ...
    • Obrany proti útokům postranními kanály založené na dynamické rekonfiguraci FPGA 

      Author: Brejník Jan; Supervisor: Jeřábek Stanislav; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v různých ...
    • Analýza dat ze senzorů s využitím SoC ESP32 

      Author: Zajíc Pavel; Supervisor: Macejko Peter; Opponent: Černý Viktor
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Tato diplomová práce se zabývá analýzou pripojení a zpracování dat ze senzoru pomocí cipu ESP32 a zejména analýzou možností prenosu dat pomocí vestavené WiFi a sériové linky a predzpracování dat ze senzoru (mikrofonu) v ...
    • Programová výbava pro realizaci útoků postranními kanály 

      Author: Socha Petr; Supervisor: Miškovský Vojtěch; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Kryptoanalyza postrannich kanalu predstavuje vaznou hrozbu pro mnoho soucasnych kryptosystemu. Utok postrannim kanalem se typicky sklada z aktivni faze, tj. sberu dat, a z analyticke faze, tj. zkoumani a vyhodnocovani dat. ...
    • Analýza bezpečnosti USB paměti 

      Author: Jagoš David; Supervisor: Buček Jiří; Opponent: Kokeš Josef
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Tato práce shrnuje bezpečnost flash disků s hardwarovou podporou šifrování a poskytuje bezpečnostní analýzu disku Kingston DataTraveler Vault Privacy.
    • Sledování stavu vozidla prostřednictvím mobilní aplikace 

      Author: Zimmerhakl Tomáš; Supervisor: Štěpánek Filip; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato diplomová práce se zabývá vytvořením mobilní aplikace, která je schopná komunikovat s osobním automobilem přes port OBD-II. Na základě analýzy výhod a nevýhod již existujících aplikací je vypracován návrh vlastní ...
    • Informační systém pro podporu provozu jídelny 

      Author: Kello Tomáš; Supervisor: Macejko Peter; Opponent: Hülle Robert
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Práca rieši informačný systém vo veľkokapacitných jedálňach. Obsahujúci databázový, aplikačný server, aplikáciu na správu systému a tri druhy terminálov: informačný, objednávací a výdajný. Na termináli si klient môže ...
    • Implementace Petriho sítě v hradlovém poli 

      Author: Jakš Zbyněk; Supervisor: Kubátová Hana; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato práce se zabývá metodikou převodu popisu Petriho sítí z jazyka PNML do syntetizovatelného zápisu pro programovatelná hradlová pole v jazyce VHDL. V úvodní části představí samotný koncept Petriho sítí, varianty a ...
    • Přenos zvukových signálů počítačovou sítí na platformě Zynq 

      Author: Majerčík Michal; Supervisor: Ubik Sven; Opponent: Kubalík Pavel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Predmetom tejto diplomovej práce je implementácia audio kodekov pre platformu Audio MVTP založenú na platforme Xilinx Zynq-7000. Jej výsledkom sú moduly vďaka ktorým je na platforme možný prevod audia medzi analógovou ...
    • Analýza bezpečnosti USB paměti 

      Author: Jagoš David; Supervisor: Buček Jiří; Opponent: Kokeš Josef
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato práce shrnuje bezpečnost flash disků s hardwarovou podporou šifrování a poskytuje bezpečnostní analýzu disku Kingston DataTraveler Vault Privacy.
    • SAT s diferenciálními rovnicemi 

      Author: Kolárik Tomáš; Supervisor: Ratschan Stefan; Opponent: Surynek Pavel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Na mnoho dnešnich systémů, např. vestavných, jsou kladeny vysoké nároky na splněni specifikaci, které často závisi na jevech z fyzikálniho okoli. Pro rozsáhlé systémy se osvědčuje použiti formálni verifikace jako nástroje ...
    • Inteligentní zabezpečovací systém garáže: Nadřazený systém 

      Author: Červenka Ondřej; Supervisor: Daňhel Martin; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato diplomová práce se zabývá tvorbou zabezpečovacího systému pro správu garáží. Konkrétně jde o návrh a implementaci nadřazeného systému, který sbírá a zpracovává data zaslaná podřízenými systémy v jednotlivých garážích. ...
    • Paralelní optimalizace logických obvodů 

      Author: Rusin Lukáš; Supervisor: Fišer Petr; Opponent: Schmidt Jan
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-06-28)
      Tato práce se zabývá rozdělováním logického obvodu na vhodné části, které následně paralelně resyntetizuje za účelem dosažení lepšího konečného výsledku, než kdyby se obvod resyntetizoval vcelku. Představen je vlastní ...
    • IO-Link Device pro testování IO-Link Masterů 

      Author: Volf Ondřej; Supervisor: Fenyk Miloš; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)
      Během vývoje IO-Link Master produktů je třeba průběžně testovat funkčnost pomocí různých IO-Link deviců. Tato práce si klade za cíl vytvořit IO-Link test device, který by proces testování značně zjednodušil a umožnil by ...
    • Přístupový systém s využitím RFID karet 

      Author: Vojíř Jan; Supervisor: Bartík Matěj; Opponent: Čejka Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)
      Cílem práce je dostatečně analyzovat trh s přístupovými systémy a na základě toho připravit robustní přístupový systém na míru zadání. Velký důraz je kladen na praktičnost a cenu implementace. Výsledné řešení komunikuje ...
    • Návrh generického digitálního SoC obvodu pro FPGA platformu 

      Author: Vanc Václav; Supervisor: Hujer Martin; Opponent: Schmidt Jan
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)
      Tato diplomová práce se zabývá návrhem nástroje pro tvorbu systémů na čipu (SoC). Vygenerovaný SoC je možné ovládat prostřednictvím počítače pomocí rozhraní UART. Prostředí pro ovládání z počítače je napsáno v jazyce Python. ...
    • Emulátor bezkontaktní čipové karty v FPGA 

      Author: Jeřábek Stanislav; Supervisor: Buček Jiří; Opponent: Štěpánek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-15)
      Tato práce se zabývá emulací komunikace bezkontaktních čipových karet typu A podle normy ISO/IEC 14443. Odlišnost tohoto emulátoru spočívá v téměř stoprocentní implementaci v hardwaru - FPGA - v jazyce VHDL.
    • Multiplatformní grafická aplikace pro simulaci mikroprogramovaného procesoru DOP 

      Author: Miškovský Vojtěch; Supervisor: Kubalík Pavel; Opponent: Pluháček Alois
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)
      Cílem této práce je vytvoření multiplatformní aplikace pro simulaci mikroprogramovaného procesoru DOP sloužící zejména pro účely výuky. Aplikace by měla studentům umožnit pochopení fungování mikroprogramovaného procesoru ...
    • Návrh verifikačního prostředí pro inteligentní sensor 

      Author: Háleček Ivo; Supervisor: Šťastný Jakub; Opponent: Douša Jiří
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)
      Práce je zaměřena na návrh a implementaci verifikačního prostředí pro inteligentní senzor. Inteligentní senzor, podle obecně uznávaných průmyslových definic, spojuje měřící prvek, analogově číslicový převodník a sběrnici ...
    • Generátor prostředků vestavěné diagnostiky 

      Author: Hülle Robert; Supervisor: Daňhel Martin; Opponent: Štěpánek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)
      V této práci implementuji algoritmické generování obvodů vestavěné diagnostiky pro obvod tvořený náhodnou kombinační logikou.