Browsing katedra číslicového návrhu by Title
Now showing items 24-43 of 162
-
Emulátor bezkontaktní čipové karty v FPGA
; Supervisor: Buček Jiří; Opponent: Štěpánek Filip
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-15)Tato práce se zabývá emulací komunikace bezkontaktních čipových karet typu A podle normy ISO/IEC 14443. Odlišnost tohoto emulátoru spočívá v téměř stoprocentní implementaci v hardwaru - FPGA - v jazyce VHDL. -
Emulátor instrukční sady výukového procesoru
; Supervisor: Schmidt Jan; Opponent: Zahradnický Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-20)Tato práce se zaměřuje návrh a implementaci překladače, emulátoru a ladící aplikace pro instrukční sadu jednoduchého procesoru, který pomůže úplným začátečníkům zorientovat se v problematice programování v asembleru. ... -
Firmware over the air (FOTA) pro přípravek Arduino
; Supervisor: Háleček Ivo; Opponent: Bělohoubek Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-16)Tato bakalářská práce se zabývá problematikou vzdáleného nahrávání firmware do přípravku Arduino. Rozebírá vlastnosti a využití Wi--Fi a Bluetooth a zkoumá jejich zapojení na deskách Arduino Uno a Arduino Mega ADK. Zjišťuje ... -
FPGA akcelerace baby varianty schématu WTFHE
; Supervisor: Novotný Martin; Opponent: Klemsa Jakub
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale ... -
FPGA IP jádro pro síťové rozhraní s podporou v Linuxu
; Supervisor: Beneš Tomáš; Opponent: Hynek Karel
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)Cílem práce je implementace IP jádra, které zpracovává SFP 10G nebo 1G signál na desce ZC706 do formy paketů. Ty potom filtruje podle cílového portu, určené pakety posílá na AXI Stream rozhraní v FPGA logice. Veškterý zbylý ... -
FPGA IP jádro pro síťové rozhraní s podporou v Linuxu
; Supervisor: Beneš Tomáš; Opponent: Hynek Karel
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12).............................. -
Generátor elektrických obvodů pro předmět ČAO
; Supervisor: Kubalík Pavel; Opponent: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-13)Tato práce se zabývá návrhem a implementací aplikace na generování elektrických obvodů pro předmět BI-ČAO. Výsledná aplikace umožňuje náhodné vygenerování obvodu se zvoleným počtem hran a součástek, výměnu jednotlivých ... -
Generátor prostředků vestavěné diagnostiky
; Supervisor: Daňhel Martin; Opponent: Štěpánek Filip
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)V této práci implementuji algoritmické generování obvodů vestavěné diagnostiky pro obvod tvořený náhodnou kombinační logikou. -
Hardwarové zrcadlo paketů
; Supervisor: Ubik Sven; Opponent: Bartík Matěj
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Diplomová práce se zabývá návrhem a realizací zrcadla paketů určeného k testování 1Gbps Ethernetových sítí. Zařízení dokáže přeposílat Ethernetové IP pakety až do plné rychlosti rozhraní. Nad datovým tokem je taktéž prováděna ... -
Hardwarový akcelerátor pro dopočtení chybějících položek v datovém streamu
; Supervisor: Schmidt Jan; Opponent: Dostál Jiří
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2012-07-24) -
Hardwarový modul pro šifrování dat v reálném čase
; Supervisor: Bartík Matěj; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-16)Tato bakalářská práce má za cíl představení šifry AES a její implementaci v jazyce VHDL pro obvod typu FPGA. Implementovaný modul nabízí běžné operační módy blokových šifer dle standardu NIST Special Publication 800-38A. ... -
Hardwarový přípravek pro přesné zacílení pohledu kamery v místnosti
; Supervisor: Novák Jakub; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)Cílem práce je vytvoření hardwarového přípravku pro zacílení pohledu průmyslové kamery, aby bylo možné získat vyšší rozlišení v zvolené oblasti zájmu. Zvoleným řešením bylo využití dvou kamer. Jedna je přehledová a druhá ... -
HW modul pro samoopravný kód (FEC) v reálném čase
; Supervisor: Ubik Sven; Opponent: Kubalík Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-02-07) -
HW podpora detekce NAT
; Supervisor: Dostál Jiří; Opponent: Benáček Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-06-16) -
Implementace a porovnání formátů pro ukládání řídkých matic v knihovně TNL
; Supervisor: Oberhuber Tomáš; Opponent: Šimeček Ivan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-28)Bakalářská práce se zabývá problematikou násobení řídkých matic s vektorem na grafických kartách. Byla přidána implementace různých algoritmů do projektu TNL zejména pro formát CSR. Mezi všemi implementacemi bylo provedeno ... -
Implementace a srovnání plánovacích algoritmů pro systémy reálného času
; Supervisor: Kubátová Hana; Opponent: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-18)Tato práce se zabývá plánovacími algoritmy pro systémy reálného času, zkoumá a~modifikuje operační systém reálného času FreeRTOS. FreeRTOS je speciálně vyvinutý pro malé vestavěné systémy, tak aby uspokojil jak nároky ... -
Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru
; Supervisor: Klemsa Jakub; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, ... -
Implementace AES algoritmu pro FPGA
; Supervisor: Štěpánek Filip; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-12-22)Tato bakalářská práce se zabývá návrhem AES algoritmu pro programovatelné obvody (FPGA). Nejprve je předveden základní návrh, z něhož je následně odvozeno 5 spolehlivostních variant. Ty zajišťují odolnost algoritmu vůči ... -
Implementace embedded aplikace přijímající standardizované zprávy z okolních dronů
; Supervisor: Brchl Lukáš; Opponent: Daňhel Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-10)Práce se zabývá implementací embedded aplikace pro přijímání identifikačních a lokalizačních zpráv z dronů. Práce shrnuje evropský standard pro přímou dálkovou identifikaci dronů a popisuje implementaci aplikace pro příjem ... -
implementace funkce way-back s pomoci GPS do ultra low power MCU
; Supervisor: Hušák Jiří; Opponent: Skrbek Miroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-26)V tejto práci sa pojednáva o navigácii na globálnej úrovni, Bluetooth low energy a ich využitie v reálnej aplikácii, hodiniek, ktoré využívajú tieto technológie. V prvej kapitole sa zoznámime s technológiami využívaných v ...