Now showing items 21-40 of 58

    • Implementace kompresního algoritmu LZ4 s vysokou propustností v FPGA 

      Author: Tomáš Beneš; Supervisor: Bartík Matěj; Opponent: Borecký Jaroslav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)
      Diplomová práce se zabývá návrhem a implementací kompresní a dekompresní architektury číslicových jednotek určených pro FPGA obvody. Návrh klade důraz na využití v systémech s vysokou propustností a nízkou latencí. Práce ...
    • Implementace Petriho sítě v hradlovém poli 

      Author: Jakš Zbyněk; Supervisor: Kubátová Hana; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato práce se zabývá metodikou převodu popisu Petriho sítí z jazyka PNML do syntetizovatelného zápisu pro programovatelná hradlová pole v jazyce VHDL. V úvodní části představí samotný koncept Petriho sítí, varianty a ...
    • Informační systém pro podporu provozu jídelny 

      Author: Kello Tomáš; Supervisor: Macejko Peter; Opponent: Hülle Robert
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Práca rieši informačný systém vo veľkokapacitných jedálňach. Obsahujúci databázový, aplikačný server, aplikáciu na správu systému a tri druhy terminálov: informačný, objednávací a výdajný. Na termináli si klient môže ...
    • Inkrementální verifikace bezpečnosti na základě binárních rozhodovacích stromů 

      Author: Hovorka Vojtěch; Supervisor: Ratschan Stefan; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-06-16)
    • Inteligentní zabezpečovací systém garáže: Nadřazený systém 

      Author: Červenka Ondřej; Supervisor: Daňhel Martin; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato diplomová práce se zabývá tvorbou zabezpečovacího systému pro správu garáží. Konkrétně jde o návrh a implementaci nadřazeného systému, který sbírá a zpracovává data zaslaná podřízenými systémy v jednotlivých garážích. ...
    • IO-Link Device pro testování IO-Link Masterů 

      Author: Volf Ondřej; Supervisor: Fenyk Miloš; Opponent: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)
      Během vývoje IO-Link Master produktů je třeba průběžně testovat funkčnost pomocí různých IO-Link deviců. Tato práce si klade za cíl vytvořit IO-Link test device, který by proces testování značně zjednodušil a umožnil by ...
    • Maskování šifry AES na mikrořadiči a DPA druhého řádu 

      Author: Bhatti Abdullah; Supervisor: Buček Jiří; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Práce je zam˘e˘rena na mo˘zné útoky pomocí diferenciální analýzy výkonu na maskované implementaci AES-128 na mikrokontroleru AVR. Implementace je rozd˘elenadot˘rí˘cástí. První˘cástobsahujenemaskovanéverzeAES-128. Druhá ...
    • Měření na kontaktních čipových kartách 

      Author: Hofierka Ondřej; Supervisor: Buček Jiří; Opponent: Hlaváč Josef
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-02-12)
    • Model VLIW procesoru 

      Author: Blaha Hynek; Supervisor: Kubátová Hana; Opponent: Šimková Marcela
      Tato diplomová práce obsahuje teoretický základ typologie procesorů, jejich vývoje a vlastostí s důrazem na procesory typu VLIW. Čtenář je seznámen s vývojovým prostředím Codasip, ve kterém je následně implementována mnou ...
    • Multiplatformní grafická aplikace pro simulaci mikroprogramovaného procesoru DOP 

      Author: Miškovský Vojtěch; Supervisor: Kubalík Pavel; Opponent: Pluháček Alois
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)
      Cílem této práce je vytvoření multiplatformní aplikace pro simulaci mikroprogramovaného procesoru DOP sloužící zejména pro účely výuky. Aplikace by měla studentům umožnit pochopení fungování mikroprogramovaného procesoru ...
    • Nástroj pro monitorování sítě na čipu 

      Author: Vaník Jakub; Supervisor: Schmidt Jan; Opponent: Prokš Michal
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-06-27)
    • Nástroje pro rychlé vytěžování dat při analýze postranních kanálů na FPGA 

      Author: Ondřej Semrád; Supervisor: Miškovský Vojtěch; Opponent: Socha Petr
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12)
      K provedení útoku odběrovou analýzou na kryptografické zařízení je třeba naměřit až miliony průběhů spotřeby tohoto zařízení. Cílem této práce je vytvořit sadu nástrojů, která urychlí a usnadní proces získávání průběhů ...
    • Návrh a verifikace integrovaného obvodu pro testování pamětí typu SRAM 

      Author: Šimon Branda; Supervisor: Novák Tomáš; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-29)
      V této práci je rozebrán návrh testovacího čipu pamětí typu SRAM. Nejdříve jsou paměti rozdělené dle jejich vlastností, poté jsou analyzovány paměti SRAM a je vysvětlen RTL návrh testovacího čipu, který byl napsán v jazyce ...
    • Návrh a vývoj pokročilé řídící jednotky lineárního motoru pro přesná laboratorní měření v biomechanice 

      Author: Bartík Matěj; Supervisor: Novotný Martin; Opponent: Vaňát Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-06-27)
    • Návrh digitálního I2C slave IP bloku 

      Author: Vošalík Jan; Supervisor: Schmidt Jan; Opponent: Trojan Stanislav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2012-07-24)
    • Návrh generického digitálního SoC obvodu pro FPGA platformu 

      Author: Vanc Václav; Supervisor: Hujer Martin; Opponent: Schmidt Jan
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)
      Tato diplomová práce se zabývá návrhem nástroje pro tvorbu systémů na čipu (SoC). Vygenerovaný SoC je možné ovládat prostřednictvím počítače pomocí rozhraní UART. Prostředí pro ovládání z počítače je napsáno v jazyce Python. ...
    • Návrh spolehlivých systémů v FPGA s použitím bezpečnostních kódů 

      Author: Vojtěch Pail; Supervisor: Kubalík Pavel; Opponent: Fišer Petr
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-29)
      Cílem této práce je analýza poruchového chování obvodů pomocí simulačního softwaru KČN. Pro obvody jsou nalezeny vhodné bezpečnostní kódy, které jsou schopné detekovat, případně opravovat tyto poruchy s co nejmenší redundancí. ...
    • Návrh verifikačního prostředí pro inteligentní sensor 

      Author: Háleček Ivo; Supervisor: Šťastný Jakub; Opponent: Douša Jiří
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)
      Práce je zaměřena na návrh a implementaci verifikačního prostředí pro inteligentní senzor. Inteligentní senzor, podle obecně uznávaných průmyslových definic, spojuje měřící prvek, analogově číslicový převodník a sběrnici ...
    • Obrany proti útokům postranními kanály založené na dynamické rekonfiguraci FPGA 

      Author: Brejník Jan; Supervisor: Jeřábek Stanislav; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)
      Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v různých ...
    • Paralelní optimalizace logických obvodů 

      Author: Rusin Lukáš; Supervisor: Fišer Petr; Opponent: Schmidt Jan
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-06-28)
      Tato práce se zabývá rozdělováním logického obvodu na vhodné části, které následně paralelně resyntetizuje za účelem dosažení lepšího konečného výsledku, než kdyby se obvod resyntetizoval vcelku. Představen je vlastní ...