Prohlížení Bakalářské práce - 18101 dle předmětu "Verilog"

Zobrazují se záznamy 1-2 z 2

    • Simulátor 32-bitového procesoru podporující instrukční sadu MIPS 

      Autor: Petr Nešpůrek; Vedoucí práce: Štepanovský Michal; Oponent práce: Buk Zdeněk
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-19)
      Hlavním cílem této práce je implementovat simulátor procesoru, který podporuje instrukční sadu MIPS32. Implementaci vyřeším jako dva programy - jádro simulátoru napsané v jazyce Verilog a obalující grafická aplikace v ...

    • Simulátor 32-bitového procesoru podporující instrukční sadu MIPS 

      Autor: Ondřej Marek; Vedoucí práce: Štepanovský Michal; Oponent práce: Kašpar Jiří
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-19)
      Tato práce se zabývá analýzou, návrhem a implementací systému, který umožňuje simulovat vykonávání programů na vybrané mikroarchitektuře. Řešeršní část práce se zabývá srovnáním již existujích řešení a popisuje technologie ...