Prohlížení Diplomové práce - 18103 dle autora "Borecký Jaroslav"

Zobrazují se záznamy 1-4 z 4

    • Implementace kompresního algoritmu LZ4 s vysokou propustností v FPGA 

      Autor: Tomáš Beneš; Vedoucí práce: Bartík Matěj; Oponent práce: Borecký Jaroslav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)
      Diplomová práce se zabývá návrhem a implementací kompresní a dekompresní architektury číslicových jednotek určených pro FPGA obvody. Návrh klade důraz na využití v systémech s vysokou propustností a nízkou latencí. Práce ...

    • Metody automatické verifikace v registrovém modelu jazyka SystemVerilog 

      Autor: Timur Ganeev; Vedoucí práce: Kohlík Martin; Oponent práce: Borecký Jaroslav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-07)
      Tato práce se zabývá metodologií pro verifikaci digitálních integrovaných obvodů (Universal Verification Methodology - UVM), zejména její registrovou vrstvou (Register Abstraction Layer - RAL). V dané práci je popsán proces ...

    • Multichannel USB time-to-digital interface 

      Autor: Vojtěch Nevřela; Vedoucí práce: Borecký Jaroslav; Oponent práce: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-02-09)
      Předmětem práce je vývoj 4 kanálového time to digital konvertoru připojeného k PC skrze USB 3.0 rozhranı́. Implementace je vyhotovena v SystemVerilogu, otestována za pomoci Xilinx Vivado ILA a nasazena na FPGA SoM který ...

    • Pokročilé metody simulace v jazyce SystemVerilog 

      Autor: Miroslav Kallus; Vedoucí práce: Kohlík Martin; Oponent práce: Borecký Jaroslav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)
      Tato práce se zabývá prací s nástroji pro simulaci číslicových obvodů. V první části se práce zabývá seznámením se s konstrukcemi jazyka SystemVerilog a knihovny UVM. Dále práce otestuje nástroje pro vytváření testbenchů, ...