ČVUT DSpace
  • Search DSpace
  • Čeština
  • Login
  • Čeština
  • Čeština
View Item 
  •   ČVUT DSpace
  • Czech Technical University in Prague
  • Faculty of Electrical Engineering
  • Department of Microelectronics
  • Master Theses - 13134
  • View Item
  • Czech Technical University in Prague
  • Faculty of Electrical Engineering
  • Department of Microelectronics
  • Master Theses - 13134
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Návrh paralelního soft-procesoru

Design of Parallel Soft-processor

Type of document
diplomová práce
master thesis
Author
Patera Adam
Supervisor
Vítek Stanislav
Opponent
Veřtát Ivo
Field of study
Elektronika
Study program
Komunikace, multimédia a elektronika
Institutions assigning rank
katedra mikroelektroniky



Rights
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html
Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Show full item record
Abstract
Diplomová práce se zabývá návrhem syntetizovatelného víceprocesorového systému včetně dedikovaného matematického koprocesoru na architektuře FPGA. Součástí práce je i implementovaný překladač jazyka symbolických adres assembler. Počítač tak obsahuje čtyři nezávislé výkonné jednotky a univerzální CORDIC procesor. V závěru práce je věnována rovněž pozornost návrhu integrovaného ovladače VGA videa a PS/2 rozhraní.
 
The primary goal of this diploma thesis was to design a multi-processor computer with dedicated mathematical coprocessor and implement it using Field Programmable Gate Array, or FPGA. In addition, a custom assembler for the computer has been developed along with some other software utilities. Proposed computer thus incorporates four independent execution units and universal CORDIC processor. Final chapters of the work are then focused on implementing VGA and PS/2 controller.
 
URI
http://hdl.handle.net/10467/73926
View/Open
PLNY_TEXT (10.07Mb)
PRILOHA (601.9Kb)
POSUDEK (570.5Kb)
POSUDEK (332.5Kb)
Collections
  • Diplomové práce - 13134 [285]

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Contact Us | Send Feedback
Theme by 
@mire NV
 

 

Useful links

CTU in PragueCentral library of CTUAbout CTU Digital LibraryResourcesStudy and library skillsResearch support

Browse

All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

Login

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Contact Us | Send Feedback
Theme by 
@mire NV