Hledat
Zobrazují se záznamy 1-10 z 11
Návrh a implementace komunikačního rozhraní pro termokameru, Design and Implementation of Thermal Camera Communication Interface
; Vedoucí práce: Vítek Stanislav; Oponent práce: Kovář Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-28)
Hlavním cílem práce je návrh a implementace komunikacního rozhraní pro termokameru. Pro streamování videa do PC je použitý standard UVC (USB video class), který jako univerzální standard funguje na vetšine moderních ...
Implementace určování polohy využívající Bluetooth Low Energy v FPGA, Bluetooth Low Energy Positioning on FPGA
; Vedoucí práce: Hazdra Pavel; Oponent práce: Dresler Tomáš (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-28)
Vnitřní lokalizační systémy se stávají čím dál populárnějšími. Bluetooth Low Energy je jednou z nejpoužívanějších technologií v tomto oboru díky své jednoduchosti, nízké energetické náročnosti a nízkým finančním nákladům. ...
Design of QSPI master interface, Návrh QSPI master rozhraní
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Ille Ondřej (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-18)
Tato diplomová práce pojednává o návrhu a implementaci QSPI master rozhraní s procesorovým jádrem RISCV. QSPI protokol byl prostudován z dostupných flash pamětí, které QSPI rozhraní podporují. Byly porovnány rozdíly v ...
Reflektometr v časové oblasti s FPGA, FPGA-Based Time-Domain Reflectometer
; Vedoucí práce: Adler Viktor; Oponent práce: Černý Petr (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-28)
Tato práce se zabývá návrhem reflektometru v časové oblasti (TDR). Popisuje návrh TDR s využitím FPGA Lattice ECP5. FPGA zde funguje jako generátor měřícího signálu i jako vzorkovač odraženého signálu.
Návrh HW akcelerátoru Keccak hashovacího algoritmu pro SoC platformu, Design of the HW accelerator of the Keccak hash function.
; Vedoucí práce: Hazdra Pavel; Oponent práce: Kovalský Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-18)
Cílem této práce je návrh implementace Keccak algoritmu v FPGA a ověření jeho efektivity na SoC platformě. Pro tento účel jsme nastudovali teorii, která se týká SHA-3 hashovací funkce a Keccak algoritmu. Také jsme vybrali ...
Návrh Rx řadiče ve standardu JESD 204B, JESD 204B Rx Controller Design
; Vedoucí práce: Hazdra Pavel; Oponent práce: Kovalský Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-17)
Diplomová práce se věnuje návrhu linkové vrstvy přijímače dle standardu JESD204B. Seznamuje s historií standardu od své první verze až po současnou revizí C. Hlouběji se věnuje představení teoretických základů revize B, a ...
Vyčítací systém s FPGA pro částicové detektory, FPGA Based Readout System for Particle Detectors
; Vedoucí práce: Jirsa Jakub; Oponent práce: Jeřábek Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-09)
Cílem této práce je realizace vysokorychlostního vyčítacího systému pro částicové detektory. V první části práce se čtenář seznámí s principem detekce rentgenových částic, bude uveden do tématu programovatelných hradlových ...
Návrh a implementace výukového mikrokontroléru založeného na zásobníkovém procesoru, Design and Implementation of Microcontroller with Stack Processor for Education
; Vedoucí práce: Vítek Stanislav; Oponent práce: Teplý Tomáš (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-01-26)
Diplomová práce se zabývá návrhem tzv. soft-core mikrokontroléru postaveného na zásobníkovém procesoru. V teoretické části jsou tyto procesory představeny a definovány a jsou rozebrány vybrané existující projekty zásobníkových ...
Návrh vyčítacího systému pro křemíkové fotonásobiče, Design of Readout System for Silicon Photomultipliers
; Vedoucí práce: Jirsa Jakub; Oponent práce: Jeřábek Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-01-26)
Tato diplomová práce je zaměřena na vývoj vyčítacího systému pro křemíkové fotonásobiče. Na začátku této práce bude prozkoumán princip činnosti křemíkových fotonásobičů spolu s představením jejich ekvivalentního elektrického ...
Návrh a implementace základního 8bitového mikrokontroleru v FPGA poli, Designing and Implementation of Basic 8bit Microcontroller into FPGA
; Vedoucí práce: Lafata Pavel; Oponent práce: Pehnelt Tomáš (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-22)
Tato práce má za cíl vytvořit jednoduchý mikrokontroler s využitím kitu Nexys 4 založeného na technologii FPGA. V první části se seznamujeme s obecnými principy mikrokontrolerů a technologií FPGA. V praktické části popisujeme ...