ČVUT DSpace
  • Prohledat DSpace
  • English
  • Přihlásit se
  • English
  • English
Zobrazit záznam 
  •   ČVUT DSpace
  • České vysoké učení technické v Praze
  • Fakulta elektrotechnická
  • katedra mikroelektroniky
  • Diplomové práce - 13134
  • Zobrazit záznam
  • České vysoké učení technické v Praze
  • Fakulta elektrotechnická
  • katedra mikroelektroniky
  • Diplomové práce - 13134
  • Zobrazit záznam
JavaScript is disabled for your browser. Some features of this site may not work without it.

Návrh HW akcelerátoru Keccak hashovacího algoritmu pro SoC platformu

Design of the HW accelerator of the Keccak hash function.

Typ dokumentu
diplomová práce
master thesis
Autor
Nikita Litvishko
Vedoucí práce
Hazdra Pavel
Oponent práce
Kovalský Jan
Studijní obor
Elektronika
Studijní program
Elektronika a komunikace
Instituce přidělující hodnost
katedra mikroelektroniky



Práva
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html
Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Zobrazit celý záznam
Abstrakt
Cílem této práce je návrh implementace Keccak algoritmu v FPGA a ověření jeho efektivity na SoC platformě. Pro tento účel jsme nastudovali teorii, která se týká SHA-3 hashovací funkce a Keccak algoritmu. Také jsme vybrali vhodný interface pro připojení implementované jednotky (akcelerátoru) k procesoru a napsali firmware pro přístup k akcelerátoru z procesoru. Efektivitu implementace jsme ověřili pomocí porovnání této implementace s existující softwarovou implementací SHA-3 hashovací funkce.
 
The goal of this work is to propose an implementation of the Keccak algorithm in FPGA and evaluate its effectiveness on the SoC platform. For this purpose we studied the theory behind SHA-3 hash function and Keccak algorithm. We also chose the suitable interface to connect the implemented unit (accelerator) to the processor and wrote the firmware to access the accelerator from the processor. We evaluated the effectiveness of the implementation by comparing it with existing software implementation of SHA-3 hash function.
 
URI
http://hdl.handle.net/10467/88197
Zobrazit/otevřít
PLNY_TEXT (2.341Mb)
PRILOHA (140.9Kb)
PRILOHA (20.52Kb)
PRILOHA (29.18Mb)
PRILOHA (33.73Mb)
PRILOHA (38.56Mb)
POSUDEK (472.9Kb)
POSUDEK (219.5Kb)
Kolekce
  • Diplomové práce - 13134 [285]

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Kontaktujte nás | Vyjádření názoru
Theme by 
@mire NV
 

 

Užitečné odkazy

ČVUT v PrazeÚstřední knihovna ČVUTO digitální knihovně ČVUTInformační zdrojePodpora studiaPodpora publikování

Procházet

Vše v DSpaceKomunity a kolekceDle data publikováníAutořiNázvyKlíčová slovaTato kolekceDle data publikováníAutořiNázvyKlíčová slova

Můj účet

Přihlásit se

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Kontaktujte nás | Vyjádření názoru
Theme by 
@mire NV