Funkční a Formální Verifikace Bloku Jump Controller pro RISC-V Procesor
Functional and Formal Verification of Jump Controller Block for RISC-V Processor
Type of document
diplomová prácemaster thesis
Author
Jiří Šindelář
Supervisor
Jakovenko Jiří
Opponent
Kajan Michal
Field of study
ElektronikaStudy program
Elektronika a komunikaceInstitutions assigning rank
katedra mikroelektronikyRights
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmlVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Show full item recordAbstract
V této práci představíme dvě metody verifikace návrhu číslicových obvodů, které k tomuto problému přistupují z různách směrů. Těmito motodami jsou funkční verifikace, která používá somulaci pro získání podkladů pro verifikaci, a formální verifikace, která přistupuje k návrhu obvodu jako by se jednalo o matematický vzorec, který je potřeba vyřešit. Jejich použití předvedeme na verifikaci návrhu obvodu prediktoru skoků RISE, který navrhl a vytvořil Martin Laštovka v jeho bakalářské práci. Na konci sepíšeme výsledky obou verifikačních metod a provedeme diskuzi nalezených chyb, které způsobují chybné chování navrženého obvodu. Také zhodnotíme přínos obou metod, které jsme použili. Nalezené chyby zahrnují chybnou úpravu a přístup k predikčním datům, které způsobují to, že návrh se nechová podle očekávání. In this work, we will present two fundamentally different methods used for the verification of the digital circuit design. These methods are functional verification, which uses time simulation as the source of data for verification, and formal verification, which interacts with the circuit design as if it were a mathematical formula to be solved. We will demonstrate their use in the verification of the design of the RISE branch predictor block created by Martin Laštovka in his bachelor thesis. In the end, we will report and discuss the flaws found in the design and evaluate the strengths of the methods used. The flaws found include wrong updates and access to prediction tables, which cause the design to misbehave.
Collections
- Diplomové práce - 13134 [267]
Related items
Showing items related by title, author, creator and subject.
-
Deadline Verification Using Model Checking
Author: Jan Onderka; Supervisor: Ratschan Stefan; Opponent: Schmidt Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12)V této práci je představena nová aplikace pro formální verifikaci splnění nejzazších termínů (deadlines) v jednoduchých programech pro mikrokontroléry, pracující na úrovni strojového kódu. V práci jsou studovány dosavadní ... -
Návrh a verifikace integrovaného obvodu pro testování pamětí typu SRAM
Author: Šimon Branda; Supervisor: Novák Tomáš; Opponent: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-29)V této práci je rozebrán návrh testovacího čipu pamětí typu SRAM. Nejdříve jsou paměti rozdělené dle jejich vlastností, poté jsou analyzovány paměti SRAM a je vysvětlen RTL návrh testovacího čipu, který byl napsán v jazyce ... -
Ověřování rozvrhu zpráv pro Profinet IRT
Author: Halíř Lukáš; Supervisor: Burget Pavel; Opponent: Čermák Jiří
Tato práce se zabývá ověřováním plánu zpráv v sítích Profinet IRT. Pro ověřování byly v této práci implementovány a popsány dva přístupy. Prvním z přístupů je oveření plánu statickou kontrolou jeho parametrů podle zadaných ...