Grafický simulátor architektury RISC-V - dekodér, zpracování instrukcí a emulace systému
Graphical RISC-V Architecture Simulator - Instructions Decode and Execution and OS Emulation
dc.contributor.advisor | Píša Pavel | |
dc.contributor.author | Max Hollmann | |
dc.date.accessioned | 2021-08-25T22:51:53Z | |
dc.date.available | 2021-08-25T22:51:53Z | |
dc.date.issued | 2021-08-25 | |
dc.identifier | KOS-958759657705 | |
dc.identifier.uri | http://hdl.handle.net/10467/96707 | |
dc.description.abstract | Instruční sada MIPS se na fakultě elektrotechnické ČVUT k výuce předmětů spojených s architekturou počítačů používá již řadu let. Jedná se o jednoduchou instrukční sadu a na jejím vývoji se podílel jeden z autorů populární učebnice architektury počítačů. Některé aspekty architektury MIPS se ale ukázaly být neefektivní a instrukční sada se potýká s licenčními problémy. Autoři výše jmenované učebnice spolu se svými studenty vyvinuli novou instrukční sadu, RISC-V, která byla navržena k výuce, aby byla jednoduchá k pochopení ale také jednoduchá na implementaci v hardware. Tato práce je součástí snahy přesunout výuku z MIPS na RISC-V. Tato práce se zaměřuje na vykonávání a překlad instrukcí a simulaci systémových volání. | cze |
dc.description.abstract | The MIPS ISA is being used at the Faculty of Electrical Engineering for most computer architecture courses. It is simple in design and it was co-developed by one of the authors of a popular computer architecture textbook. However, some design decisions in MIPS have proven inefficient and the ISA is encumbered in licensing problems. The authors of the textbook along with their students developed a new architecture, RISC-V. It was designed for teaching purposes, making it simple to understand in theory, but also simple to implement in hardware. This thesis is part of the effort to switch our courses from MIPS to RISC-V, updating the QtMips simulator to RISC-V. It focuses on core execution, the internal assembler/disassembler and system call simulation. | eng |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | RISC-V | cze |
dc.subject | architektura počítačů | cze |
dc.subject | CPU simulátor | cze |
dc.subject | dekódování instrukcí | cze |
dc.subject | emulace OS | cze |
dc.subject | QtRvSim | cze |
dc.subject | QtMips | cze |
dc.subject | RISC-V | eng |
dc.subject | computer architecture | eng |
dc.subject | CPU simulator | eng |
dc.subject | instruction decode | eng |
dc.subject | OS emulation | eng |
dc.subject | QtRvSim | eng |
dc.subject | QtMips | eng |
dc.title | Grafický simulátor architektury RISC-V - dekodér, zpracování instrukcí a emulace systému | cze |
dc.title | Graphical RISC-V Architecture Simulator - Instructions Decode and Execution and OS Emulation | eng |
dc.type | bakalářská práce | cze |
dc.type | bachelor thesis | eng |
dc.contributor.referee | Štepanovský Michal | |
theses.degree.discipline | Základy umělé inteligence a počítačových věd | cze |
theses.degree.grantor | katedra kybernetiky | cze |
theses.degree.programme | Otevřená informatika | cze |
Files in this item
This item appears in the following Collection(s)
-
Bakalářské práce - 13133 [787]