Grafický simulátor architektury RISC-V - dekodér, zpracování instrukcí a emulace systému

Abstract

Instruční sada MIPS se na fakultě elektrotechnické ČVUT k výuce předmětů spojených s architekturou počítačů používá již řadu let. Jedná se o jednoduchou instrukční sadu a na jejím vývoji se podílel jeden z autorů populární učebnice architektury počítačů. Některé aspekty architektury MIPS se ale ukázaly být neefektivní a instrukční sada se potýká s licenčními problémy. Autoři výše jmenované učebnice spolu se svými studenty vyvinuli novou instrukční sadu, RISC-V, která byla navržena k výuce, aby byla jednoduchá k pochopení ale také jednoduchá na implementaci v hardware. Tato práce je součástí snahy přesunout výuku z MIPS na RISC-V. Tato práce se zaměřuje na vykonávání a překlad instrukcí a simulaci systémových volání.

The MIPS ISA is being used at the Faculty of Electrical Engineering for most computer architecture courses. It is simple in design and it was co-developed by one of the authors of a popular computer architecture textbook. However, some design decisions in MIPS have proven inefficient and the ISA is encumbered in licensing problems. The authors of the textbook along with their students developed a new architecture, RISC-V. It was designed for teaching purposes, making it simple to understand in theory, but also simple to implement in hardware. This thesis is part of the effort to switch our courses from MIPS to RISC-V, updating the QtMips simulator to RISC-V. It focuses on core execution, the internal assembler/disassembler and system call simulation.