Návrh verifikačního prostředí pro inteligentní sensor
Design of a verification environment for a smart sensor
dc.contributor.advisor | Šťastný Jakub | |
dc.contributor.author | Háleček Ivo | |
dc.date.accessioned | 2016-04-07T14:36:44Z | |
dc.date.available | 2016-04-07T14:36:44Z | |
dc.date.issued | 2015-06-08 | |
dc.identifier | KOS-587864331105 | |
dc.identifier.uri | http://hdl.handle.net/10467/62997 | |
dc.description.abstract | Práce je zaměřena na návrh a implementaci verifikačního prostředí pro inteligentní senzor. Inteligentní senzor, podle obecně uznávaných průmyslových definic, spojuje měřící prvek, analogově číslicový převodník a sběrnici pro komunikaci. Práce byla složena ze tří hlavních částí. První část představovala nastudovat literaturu za účelem seznámení se s moderními postupy pro verifikaci. Druhou částí bylo navrhnout a sestavit model inteligentního senzoru, který bude sloužit jako design-under-test pro verifikaci prostředí. Třetí částí bylo implementovat a zverifikovat testbench. Hlavním výstupem práce je testbench vhodný pro verifikaci inteligentního senzoru, implementovaný pomocí Unified Verification Methodology (UVM) a SystemVerilogu. Testbench byl zverifikován pomocí simulátoru a bylo sledováno pokrytí pro sledování postupu verifikace. | cze |
dc.description.abstract | This Master's thesis is focused on smart sensor verification environment implementation. A smart sensor, according to generally accepted industry definitions, combines a sensing element, an analog-to-digital converter (ADC), and a bus interface. The work of this thesis was divided into three tasks. The first task was to study literature to get to know basics of modern verification approaches. The second task was to design and build a smart sensor model, which would serve as design under test for the testbench verification. The third task was to implement and verify the testbench. The main output of this thesis is a testbench suitable for smart sensor verification, implemented using Unified Verification Methodology (UVM) and SystemVerilog. The testbench has been verified in simulator and coverage metrics have been collected during simulation to track the progress of verification. | eng |
dc.language.iso | ENG | |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf | cze |
dc.subject | inteligentní senzor, SystemVerilog, UVM, verifikace, testbench, SPI, I2C | cze |
dc.subject | smart sensor, SystemVerilog, UVM, verification, testbench, SPI, I2C | eng |
dc.title | Návrh verifikačního prostředí pro inteligentní sensor | cze |
dc.title | Design of a verification environment for a smart sensor | eng |
dc.type | diplomová práce | cze |
dc.type | master thesis | eng |
dc.date.accepted | 2015-06-09 | |
dc.contributor.referee | Douša Jiří | |
theses.degree.discipline | Projektování číslicových systémů | cze |
theses.degree.grantor | katedra číslicového návrhu | cze |
theses.degree.programme | Informatika | cze |