Přenos dat po Ethernetu mezi vývojovými deskami FPGA

Abstract

Tato bakalářská práce se zabývá 100Mbit/s ethernetovou komunikací na FPGA desce Altera DE2-115. Odesílání probíhá zapsáním dat do SRAM paměti, z které je s příslušným signálem odeslán ethernetový rámec. Při příjmu je paket uložen do vnitřní paměti, kde čeká na signál, který paměť opět uvolní. Práce popisuje rozhraní MII, za pomoci kterého komunikujeme s ethernetovým čipem, které komunikuje s okolním světem pomocí Ethernetu.

This thesis deals with 100Mbit/s ethernet communication at FPGA chip Altera DE2-115. Sending of data is handled via writing of them into SRAM memory whereas there's an ethernet frame sent with respective signal. While accepting packet, it is stored in an internal memory where it awaits signal which frees memory. Thesis describes MII interface via which we communicate with the chip which is afterwards responsible for the communication with outer world.