• Číslicové zpracování signálu pro lock-in zesilovač 

      Autor: Vít Vlasák; Vedoucí práce: Petrucha Vojtěch; Oponent práce: Cerman Aleš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-06)
      Práce se zabývá návrhem číslicového zpracování signálu pro specifický lock-in zesilovač na bázi FPGA. Řešen je návrh FIR filtru typu dolní propust, integrace FPGA s ostatními částmi přístroje a tvorba uživatelského rozhraní. ...