Číslicové zpracování signálu pro lock-in zesilovač
Digital signal processing for lock-in amplifier
Typ dokumentu
diplomová prácemaster thesis
Autor
Vít Vlasák
Vedoucí práce
Petrucha Vojtěch
Oponent práce
Cerman Aleš
Studijní program
Kybernetika a robotikaInstituce přidělující hodnost
katedra měřeníPráva
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmlVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Zobrazit celý záznamAbstrakt
Práce se zabývá návrhem číslicového zpracování signálu pro specifický lock-in zesilovač na bázi FPGA. Řešen je návrh FIR filtru typu dolní propust, integrace FPGA s ostatními částmi přístroje a tvorba uživatelského rozhraní. Je otestována funkčnost přístroje a jsou určeny jeho základní parametry (vstupní šum, dynamický rozsah). Změřený šum konkrétního senzoru je porovnán s měřením pomocí komerčního lock-in zesilovače SR830. The thesis deals with the design of digital signal processing for a specific FPGA-based lock-in amplifier. The design of the low-pass FIR filter, the integration of the FPGA with other parts of the device and the design of the user interface are adressed. The functionality of the device is tested and its basic parameters (input noise, dynamic range) are determined. The measured noise of a particular sensor is compared with a measurement using a commercial lock-in amplifier SR830.
Kolekce
- Diplomové práce - 13138 [417]