Asynchronní šifrovací obvod

Abstract

Tato práce se zabývá návrhem, realizací a výsledky synchronní implementace a dvou příkladů asynchronní implementace šifrovacích algoritmů TEA a RC4. Asynchronní bloky využívají bundled-data protokol, přičemž byly vytvořeny varianty založené na click elementech a architektuře folded pipeline. Práce zahrnuje analýzu vlastností asynchronních obvodů, popis implementace obou přístupů a verifikaci návrhů včetně simulací na hradlové úrovni. Obě varianty byly implementovány na FPGA pro ověření funkčnosti. Výsledky ukazují rozdíly v rychlosti, spotřebě energie a využití zdrojů mezi synchronním a asynchronním přístupem k návrhu digitálních obvodů.

This paper deals with the design, implementation, and results of a synchronous implementation and two examples of asynchronous implementations of the TEA and RC4 encryption algorithms. The asynchronous blocks use the bundled-data protocol, and variants based on click elements and folded pipeline architecture have been developed. The work includes an analysis of the properties of the asynchronous circuits, a description of the implementation of both approaches, and verification of the designs including gate-level simulations. Both variants have been implemented on FPGA to verify functionality. The results show differences in speed, power consumption, and resource utilization between synchronous and asynchronous approaches to digital circuit design.