Využití přípravku Terasic DE-10 Lite v jazyce VHDL
Using Terasic DE-10 Lite in VHDL
dc.contributor.advisor | Lafata Pavel | |
dc.contributor.author | Josef Šebánek | |
dc.date.accessioned | 2021-06-08T22:52:30Z | |
dc.date.available | 2021-06-08T22:52:30Z | |
dc.date.issued | 2021-06-08 | |
dc.identifier | KOS-983712105305 | |
dc.identifier.uri | http://hdl.handle.net/10467/94718 | |
dc.description.abstract | Tato práce má za cíl seznámit s možnostmi využití vývojového kitu Terasic DE10-Lite, postaveném na technologii FPGA. První část práce seznamuje obecně s technologií FPGA v porovnání s architekturou Intel MAX10. Další části práce je seznámení se všemi komponentami na vývojovém kitu, které jsou využity. V praktické části je vytvořeno sedm knihoven, které slouží jako ukázka, k jakému účelu se dá tento kit využít. | cze |
dc.description.abstract | This thesis aims to acquaint with the possibilities of using the Terasic DE10-Lite kit, which is based on the FPGA technology. The first part of the thesis generally introduces FPGA technology in comparison with the Intel MAX10 architecture. The next part presents all the components on the development kit, that are used. In the practical part, seven categories are created as an example of what purpose this kit can be used for. | eng |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | FPGA | cze |
dc.subject | VHDL | cze |
dc.subject | Intel MAX10 | cze |
dc.subject | DE10-Lite | cze |
dc.subject | FPGA | eng |
dc.subject | VHDL | eng |
dc.subject | Intel MAX10 | eng |
dc.subject | DE10-Lite | eng |
dc.title | Využití přípravku Terasic DE-10 Lite v jazyce VHDL | cze |
dc.title | Using Terasic DE-10 Lite in VHDL | eng |
dc.type | bakalářská práce | cze |
dc.type | bachelor thesis | eng |
dc.contributor.referee | Pehnelt Tomáš | |
theses.degree.grantor | katedra telekomunikační techniky | cze |
theses.degree.programme | Elektronika a komunikace | cze |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
Bakalářské práce - 13132 [205]