Grafický simulátor architektury RISC-V - pamětový model a vedení projektu
Graphical RISC-V Architecture Simulator - Memory Model and Project Management
Typ dokumentu
bakalářská prácebachelor thesis
Autor
Jakub Dupák
Vedoucí práce
Píša Pavel
Oponent práce
Štepanovský Michal
Studijní obor
Základy umělé inteligence a počítačových vědStudijní program
Otevřená informatikaInstituce přidělující hodnost
katedra kybernetikyPráva
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmlVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Zobrazit celý záznamAbstrakt
Předměty spojené s architekturou počítačů vyučované na Fakultě elektrotechnické ČVUT využívají MIPS jako modelovou architekturu pro demonstraci principů činnosti počítačů. Důvodem je její jednoduchost a také fakt, že autorem je jeden z autorů celosvětově uznávané učebnice. Tito autoři se svými studenty navrhli novou architekturu -- RISC-V, která lépe splňuje požadavky pro široce použitelnou a výkonnou architekturu a která je zároveň pod publikována otevřenou licencí. Cílem této práce je navrhnout a implementovat změny vhodné k převedení aktuálně používaného simulátoru QtMips na instrukční sadu RISC-V. Práce se zabývá především paměťovým modelem, vizualizací jádra procesoru a správou projektu. Computer architecture lectures at the Faculty of Electrical Engineering CTU are using MIPS ISA to demonstrate the internal principles of computers. This is due to MIPS simplicity and the fact that it was designed by one of the authors of a worldwide recognized textbook. Those authors, together with their students, have designed a new architecture, RISC-V, which not only satisfies requirements for usable and performant ISA but is also published under an open license. This thesis aims to design and implement simulator changes desirable to switch the currently used simulator QtMips to the RISC-V ISA. It focuses on the memory model, core visualization, and project management.
Kolekce
- Bakalářské práce - 13133 [778]