Optimalizace topologie a umístění pro zvýšení výtěžnosti D/A převodníků
Optimal Area Allocation for Yield Enhancement of DAC
dc.contributor.advisor | Jakovenko Jiří | |
dc.contributor.author | Martin Košťál | |
dc.date.accessioned | 2019-06-13T22:52:42Z | |
dc.date.available | 2019-06-13T22:52:42Z | |
dc.date.issued | 2019-06-13 | |
dc.identifier | KOS-773337349705 | |
dc.identifier.uri | http://hdl.handle.net/10467/83059 | |
dc.description.abstract | Práce seznamuje s metodami návrhu pro zvýšení výtěžnosti a omezení chyb ve shodných strukturách. Systematické a náhodné chyby jsou shledány zdrojem neshod mezi strukturami. Je představen model náhodných chyb za využití log-normálové hustoty pravděpodobnosti. Pomocí nové metodologie založené na celočíselném pogramování (celočíselné optimalizaci) je navržena optimalizace parametrické výtěžnosti integrovaných obvodů. Je představen algoritmus generování optimální topologie. Topologie je demonstrována na R-2R D/A převodníku a výsledky jsou porovnány s jivým řešením. | cze |
dc.description.abstract | Recent research in yield enhancement techniques and mitigation of device mismatch is presented. Systematic and random mismatch is studied and identified as the cause of device mismatch. Model based on log-normal PDF is introduced. Optimization of IC parameter yield is suggested and conducted with help of a new methodology based on mathematical programming. An algorithm for the impact based area allocation of critical matched devices is shown as well as algorithms for common centroid layout of different sized devices. Newly developed algorithms are presented on binary weighted R-2R DAC as it is a common IC and comparison to other solutions is given. | eng |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | topologie | cze |
dc.subject | D/A převodník | cze |
dc.subject | R-2R | cze |
dc.subject | optimalizace | cze |
dc.subject | celočíselné programování | cze |
dc.subject | výtěžnost | cze |
dc.subject | systematické chyby | cze |
dc.subject | náhodné chyby | cze |
dc.subject | layout | eng |
dc.subject | DAC | eng |
dc.subject | R2R | eng |
dc.subject | R-2R | eng |
dc.subject | optimization | eng |
dc.subject | integer programming | eng |
dc.subject | ILP | eng |
dc.subject | yield | eng |
dc.subject | random mismatch | eng |
dc.subject | systematic mismatch | eng |
dc.title | Optimalizace topologie a umístění pro zvýšení výtěžnosti D/A převodníků | cze |
dc.title | Optimal Area Allocation for Yield Enhancement of DAC | eng |
dc.type | diplomová práce | cze |
dc.type | master thesis | eng |
dc.contributor.referee | Barri Dalibor | |
theses.degree.discipline | Elektronika | cze |
theses.degree.grantor | katedra mikroelektroniky | cze |
theses.degree.programme | Elektronika a komunikace | cze |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
Diplomové práce - 13134 [265]