Zobrazit minimální záznam

Model číslicového počítače v Cadence

Digital Computer Model in Cadence



dc.contributor.advisorJaníček Vladimír
dc.contributor.authorJana Ščuková
dc.date.accessioned2019-06-12T22:53:16Z
dc.date.available2019-06-12T22:53:16Z
dc.date.issued2019-06-12
dc.identifierKOS-860412734805
dc.identifier.urihttp://hdl.handle.net/10467/82885
dc.description.abstractCílem diplomové práce je návrh procesoru za pomocí CMOS logiky a ověření jeho funkce v komplexních simulacích v prostředí Cadence Virtuoso. Práce je koncipována jako doplňkový materiál při výuce elektronických předmětů pro studenty informatiky.cze
dc.description.abstractAim of this diploma theses is design of processor in CMOS logic and verification of its function by complex simulations in Cadence Virtuoso. Theses may be used as additional material during electronical lectures for students of informatics.eng
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmleng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.htmlcze
dc.subjectCadencecze
dc.subjectdigitální návrhcze
dc.subjectsimulacecze
dc.subjectlogická hradlacze
dc.subjectprocesorcze
dc.subjectdatová paměťcze
dc.subjectinstrukční paměťcze
dc.subjectřadičcze
dc.subjectALUcze
dc.subjectEuklidův algoritmuscze
dc.subjectCadenceeng
dc.subjectdigital designeng
dc.subjectsimulationeng
dc.subjectlogic gateseng
dc.subjectprocessoreng
dc.subjectdata memoryeng
dc.subjectinstruction memoryeng
dc.subjectcontrol uniteng
dc.subjectALUeng
dc.subjectEuclidean algorithmeng
dc.titleModel číslicového počítače v Cadencecze
dc.titleDigital Computer Model in Cadenceeng
dc.typediplomová prácecze
dc.typemaster thesiseng
dc.contributor.refereeNáhlík Jiří
theses.degree.disciplinePočítačové inženýrstvícze
theses.degree.grantorkatedra měřenícze
theses.degree.programmeOtevřená informatikacze


Soubory tohoto záznamu

Název:
F3-DP-2019-Scukova-Jana-Model_ ...
Velikost:
11.85Mb
Formát:
PDF
Popis:
PLNY_TEXT
Zobrazit/otevřít
Název:
F3-DP-2019-Scukova-Jana-priloh ...
Velikost:
16.64Mb
Formát:
Neznámý
Popis:
PRILOHA
Zobrazit/otevřít
Název:
F3-DP-2019-Scukova-Jana-priloh ...
Velikost:
43.45Mb
Formát:
Neznámý
Popis:
PRILOHA
Zobrazit/otevřít
Název:
F3-DP-2019-posudek-Nahlik_Jiri.pdf
Velikost:
469.7Kb
Formát:
PDF
Popis:
POSUDEK
Zobrazit/otevřít
Název:
F3-DP-2019-posudek-Janicek_Vla ...
Velikost:
230.0Kb
Formát:
PDF
Popis:
POSUDEK
Zobrazit/otevřít

Tento záznam se objevuje v následujících kolekcích

Zobrazit minimální záznam