Model číslicového počítače v Cadence
Digital Computer Model in Cadence
dc.contributor.advisor | Janíček Vladimír | |
dc.contributor.author | Jana Ščuková | |
dc.date.accessioned | 2019-06-12T22:53:16Z | |
dc.date.available | 2019-06-12T22:53:16Z | |
dc.date.issued | 2019-06-12 | |
dc.identifier | KOS-860412734805 | |
dc.identifier.uri | http://hdl.handle.net/10467/82885 | |
dc.description.abstract | Cílem diplomové práce je návrh procesoru za pomocí CMOS logiky a ověření jeho funkce v komplexních simulacích v prostředí Cadence Virtuoso. Práce je koncipována jako doplňkový materiál při výuce elektronických předmětů pro studenty informatiky. | cze |
dc.description.abstract | Aim of this diploma theses is design of processor in CMOS logic and verification of its function by complex simulations in Cadence Virtuoso. Theses may be used as additional material during electronical lectures for students of informatics. | eng |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | Cadence | cze |
dc.subject | digitální návrh | cze |
dc.subject | simulace | cze |
dc.subject | logická hradla | cze |
dc.subject | procesor | cze |
dc.subject | datová paměť | cze |
dc.subject | instrukční paměť | cze |
dc.subject | řadič | cze |
dc.subject | ALU | cze |
dc.subject | Euklidův algoritmus | cze |
dc.subject | Cadence | eng |
dc.subject | digital design | eng |
dc.subject | simulation | eng |
dc.subject | logic gates | eng |
dc.subject | processor | eng |
dc.subject | data memory | eng |
dc.subject | instruction memory | eng |
dc.subject | control unit | eng |
dc.subject | ALU | eng |
dc.subject | Euclidean algorithm | eng |
dc.title | Model číslicového počítače v Cadence | cze |
dc.title | Digital Computer Model in Cadence | eng |
dc.type | diplomová práce | cze |
dc.type | master thesis | eng |
dc.contributor.referee | Náhlík Jiří | |
theses.degree.discipline | Počítačové inženýrství | cze |
theses.degree.grantor | katedra měření | cze |
theses.degree.programme | Otevřená informatika | cze |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
Diplomové práce - 13138 [374]