Ethernetové rozhraní na přípravku Nexys4 v jazyce VHDL
Ethernet port of Nexys4 kit in VHDL
dc.contributor.advisor | Lafata Pavel | |
dc.contributor.author | Gregar Pavel | |
dc.date.accessioned | 2017-06-07T13:21:58Z | |
dc.date.available | 2017-06-07T13:21:58Z | |
dc.date.issued | 2017-05-25 | |
dc.identifier | KOS-695599612305 | |
dc.identifier.uri | http://hdl.handle.net/10467/68592 | |
dc.description.abstract | Tato diplomová práce se zabývá návrhem a implementací obsluhy rozhraní Ethernet prípravku Digilent Nexys4 pomocí jazyka VHDL. V práci jsou uvedeny možnosti ovládání tohoto rozhraní pomocí ruzných dostupných modulu a IP cores. Je v ní popsán vlastní vytvorený modul implementující funkcionalitu rozhraní a jeho porovnání s dostupnými variantami obsluhy tohoto rozhraní. Poslední cásti práce je ukázka využití tohoto modulu pro ovládání rozhraní na daném prípravku Digilent Nexys4. | cze |
dc.description.abstract | This diploma thesis deals with the design and implementation of Ethernet interface of Digilent Nexys4 kit using VHDL. The paper presents the possibilities of controlling this interface using a variety of available modules and IP cores. The work describes the created module which implements the functionality of an interface and its comparison with the existing variants for managing this interface. The last part of the thesis shows a sample demonstrating the use of this module to control the interface Digilent Nexys4 kit. | eng |
dc.language.iso | CZE | |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | Ethernet, FPGA, VHDL, Digilent Nexys 4, MAC, MII, RMII, LAN8720A | cze |
dc.subject | Ethernet, FPGA, VHDL, Digilent Nexys 4, MAC, MII, RMII, LAN8720A | eng |
dc.title | Ethernetové rozhraní na přípravku Nexys4 v jazyce VHDL | cze |
dc.title | Ethernet port of Nexys4 kit in VHDL | eng |
dc.type | diplomová práce | cze |
dc.type | master thesis | eng |
dc.date.accepted | 2017-06-13 | |
dc.contributor.referee | Pravda Michal | |
theses.degree.discipline | Sítě elektronických komunikací | cze |
theses.degree.grantor | katedra telekomunikační techniky | cze |
theses.degree.programme | Komunikace, multimédia a elektronika | cze |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
Diplomové práce - 13132 [275]