Zobrazit minimální záznam

Ethernet port of Nexys4 kit in VHDL



dc.contributor.advisorLafata Pavel
dc.contributor.authorGregar Pavel
dc.date.accessioned2017-06-07T13:21:58Z
dc.date.available2017-06-07T13:21:58Z
dc.date.issued2017-05-25
dc.identifierKOS-695599612305
dc.identifier.urihttp://hdl.handle.net/10467/68592
dc.description.abstractTato diplomová práce se zabývá návrhem a implementací obsluhy rozhraní Ethernet prípravku Digilent Nexys4 pomocí jazyka VHDL. V práci jsou uvedeny možnosti ovládání tohoto rozhraní pomocí ruzných dostupných modulu a IP cores. Je v ní popsán vlastní vytvorený modul implementující funkcionalitu rozhraní a jeho porovnání s dostupnými variantami obsluhy tohoto rozhraní. Poslední cásti práce je ukázka využití tohoto modulu pro ovládání rozhraní na daném prípravku Digilent Nexys4.cze
dc.description.abstractThis diploma thesis deals with the design and implementation of Ethernet interface of Digilent Nexys4 kit using VHDL. The paper presents the possibilities of controlling this interface using a variety of available modules and IP cores. The work describes the created module which implements the functionality of an interface and its comparison with the existing variants for managing this interface. The last part of the thesis shows a sample demonstrating the use of this module to control the interface Digilent Nexys4 kit.eng
dc.language.isoCZE
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmleng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.htmlcze
dc.subjectEthernet, FPGA, VHDL, Digilent Nexys 4, MAC, MII, RMII, LAN8720Acze
dc.subjectEthernet, FPGA, VHDL, Digilent Nexys 4, MAC, MII, RMII, LAN8720Aeng
dc.titleEthernetové rozhraní na přípravku Nexys4 v jazyce VHDLcze
dc.titleEthernet port of Nexys4 kit in VHDLeng
dc.typediplomová prácecze
dc.typemaster thesiseng
dc.date.accepted2017-06-13
dc.contributor.refereePravda Michal
theses.degree.disciplineSítě elektronických komunikacícze
theses.degree.grantorkatedra telekomunikační technikycze
theses.degree.programmeKomunikace, multimédia a elektronikacze


Soubory tohoto záznamu





Tento záznam se objevuje v následujících kolekcích

Zobrazit minimální záznam