Show simple item record

Influence of surface finishes on voids formation inside the solder joints

dc.contributor.advisorDušek Karel
dc.contributor.authorKozák Martin
dc.date.accessioned2016-06-23T01:47:48Z
dc.date.available2016-06-23T01:47:48Z
dc.identifierKOS-587864691305
dc.identifier.urihttp://hdl.handle.net/10467/65309
dc.description.abstractTato bakalářská práce se zabývá tématikou vzniku voidů v pájených spojích. Teoretická část práce se zabývá technologií pájení, metodami pájení, tavidly, povrchovými úpravami a chybami vznikajícími při pájení, kde jsou detailně popsány voidy. Praktická část se zabývá vlivem povrchových úprav na výskyt voidů v pájených spojích při použití dvou různých bezolovnatých pájecích past. Po analýze dat jsme zjistili, že při použití pájecí pasty Sn99,3/ Cu0,7 je u většiny kombinací povrchových úprav více než jeden a půl krát vyšší výskyt voidů, než u Sn42/Bi58 pájecí pasty. Povrchové úpravy HAL a ENIG mají nižší četnost voidů, proto jsou vhodnější pro využití ve srovnání s povrchovou úpravou OSP.cze
dc.description.abstractThis bachelor thesis includes information about creating of voids inside the solder joints. The theoretical part deals with technology of soldering, methods of soldering, fluxes, surface finishes and defects involved in soldering, where the voids are mainly described. The practical part of the thesis contains information about influence of the surface finishes on the occurance of the voids in the solder joints using two different lead - free solder pastes. Analyzed datas show, that using of Sn99,3/Cu0,7 solder paste has one and half higher incidence of voids than Sn42/Bi58 solder paste in the most of surface finishes combination. Surface finishes HAL and ENIG have less voids and therefore they are more suitable for use in comparison with the OSP surface finish.eng
dc.language.iso
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf.eng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf.cze
dc.subjectPájení, Povrchová úprava, Pájený spoj, Chyby při pájení, Voidycze
dc.subjectSoldering, Surface finish, Soldered joint, Errors during soldering, Voidseng
dc.titleVliv povrchové úpravy na vznik voidů v pájených spojíchcze
dc.titleInfluence of surface finishes on voids formation inside the solder jointseng
dc.typeBAKALÁŘSKÁ PRÁCEcze
dc.typeBACHELOR THESISeng
dc.date.accepted2016-06-22
dc.contributor.refereeUrbánek Michal
theses.degree.disciplineAplikovaná elektrotechnikacze
theses.degree.grantorkatedra elektrotechnologiecze
theses.degree.programmeElektrotechnika, energetika a managementcze


Files in this item





This item appears in the following Collection(s)

Show simple item record