Využití vstupních a výstupních rozhraní v jazyce VHDL
Application of Input Output Interfaces in VHDL
| dc.contributor.advisor | Lafata Pavel | |
| dc.contributor.author | Pehnelt Tomáš | |
| dc.date.accessioned | 2016-06-05T09:42:38Z | |
| dc.date.available | 2016-06-05T09:42:38Z | |
| dc.date.issued | 2016-05-26 | |
| dc.identifier | KOS-587865069405 | |
| dc.identifier.uri | http://hdl.handle.net/10467/64802 | |
| dc.description.abstract | Diplomová práce se zabývá přípravky Digilent Nexys 4, Digilent Nexys 3 a Spartan-3E Starter Board a rozhraními, kterými tyto přípravky disponují. Dále se zabývá implementovaným řízením některých těchto rozhraní. Mezi implementovaná rozhraní patří sběrnice PS/2 určená pro obsluhu klávesnice, obvod UART, který přijímá znaky z připojeného PC a nakonec port VGA pro zobrazení přijatých dat. | cze |
| dc.description.abstract | The thesis deals with Digilent products Nexys 4, Digilent Nexys 3 and Spartan-3E Starter Board and also with interfaces which these products have. It also deals with implemented management of these interfaces. The implemented interfaces includes PS/2 designed to operate the keyboard, the circuit UART that receives characters from the connected PC and port VGA display for received data. | eng |
| dc.language.iso | CZE | |
| dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
| dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
| dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf | eng |
| dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf | cze |
| dc.subject | VHDL,FPGA,PS/2,VGA,UART, Digilent Nexys 4, Digilent Nexys 3, Spartan-3E Starter Board | cze |
| dc.subject | VHDL,FPGA,PS/2,VGA,UART, Digilent Nexys 4, Digilent Nexys 3, Spartan-3E Starter Board | eng |
| dc.title | Využití vstupních a výstupních rozhraní v jazyce VHDL | cze |
| dc.title | Application of Input Output Interfaces in VHDL | eng |
| dc.type | diplomová práce | cze |
| dc.type | master thesis | eng |
| dc.date.accepted | ||
| dc.contributor.referee | Chlumský Petr | |
| theses.degree.discipline | Sítě elektronických komunikací | cze |
| theses.degree.grantor | katedra telekomunikační techniky | cze |
| theses.degree.programme | Komunikace, multimédia a elektronika | cze |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
Diplomové práce - 13132 [269]