Simulace hierarchie sdílených pamětí cache
Simulation of Shared Cache Hierarchy
Typ dokumentu
diplomová prácemaster thesis
Autor
Čapek Jindřich
Vedoucí práce
Kašpar Jiří
Oponent práce
Šimeček Ivan
Studijní obor
Počítačové systémy a sítěStudijní program
InformatikaInstituce přidělující hodnost
katedra počítačových systémůObhájeno
2015-06-11Práva
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdfVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf
Metadata
Zobrazit celý záznamAbstrakt
Tato práce obsahuje implementaci hierarchie sdílených pametí cache s koherencním
protokolem MOESI v simulátoru GEM5. Práce obsahuje krátký popis
simulátoru GEM5 a jeho pametového systému, popis koherencního protokolu
MOESI, popis implementace a propojení jednotlivých cache pametí. Výstupem
této práce je simulace systému, který obsahuje dva osmijádrové procesory
s tríúrovnovou hierarchií pametí cache. Overení správnosti implementace
jsme provedli pomocí testu obsažených v simulátoru GEM5. Dále jsme simulovali
beh vybraných benchmarku ze sad benchmarku PARSEC a SPLASH-2
a výsledky porovnali s behem na reálném systému. This thesis contains implementation of Shared Cache Hierarchy with cache
coherency protocol MOESI in GEM5 simulator. This thesis contains short
description of GEM5 simulator and its memory system, description of MOESI
coherency protocol, description of implementation and connection between
cache controllers. We simulated a system with two eight-core processors with
three-level cache hierarchy. Implementation was tested with test embedded in
GEM5 simulator. We ran selected benchmarks from PARSEC and SPLASH-2
suits and compared results with real system.
Kolekce
- Diplomové práce - 18104 [174]