Browsing Bakalářské práce - 18104 by Subject "Verilog"
Now showing items 1-2 of 2
-
Analýza TPM komunikace za pomoci FPGA
; Supervisor: Daňhel Martin; Opponent: Štěpánek Filip
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-09)Práce se zaměřuje na komunikaci bezpečnostního čipu TPM po sběrnici LPC a vývojem FPGA designu pro její odposlech. Ve své teoretické části shrnuje strukturu a nejdůležitější případy užití bezpečnostního čipu TPM a základní ... -
Implementace superskalární mikroarchitektury ve HDL
; Supervisor: Štepanovský Michal; Opponent: Bělohoubek Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-13)Tato bakalářská práce se věnuje studiu principů fungování superskalárních mikroarchitektur procesorů a návrhu vlastní mikroarchitektury založené na ISA RISC-V RV32I, konkrétně jejímu popisu v jazyce HDL. Vytvořený procesor ...