Analýza TPM komunikace za pomoci FPGA

Abstract

Práce se zaměřuje na komunikaci bezpečnostního čipu TPM po sběrnici LPC a vývojem FPGA designu pro její odposlech. Ve své teoretické části shrnuje strukturu a nejdůležitější případy užití bezpečnostního čipu TPM a základní informace o sběrnici LPC. Praktická část je věnována návrhu hardwaru v FPGA pro zachycení komunikace na LPC sběrnici a filtraci dat týkajících se pouze TPM. Data zachycená odposlechem sběrnice se následně pošlou přes sériovou linku a uloží do textového souboru v čitelné podobě. Poté proběhne jejich analýza a je zjištěno, že se zde za určitých podmínek nachází i klíč Volume Master Key nástroje Bitlocker. Tento klíč se dá použít dešifrování disku zařízení, na kterém je odposlech prováděn. Tímto způsobem je prakticky proveden útok typu evil maid, kdy útočník, který se zmocnil cílového zařízení, dokáže přečíst z disku zašifrovaná data. Navržený FPGA design je nahrán a spuštěn na fyzické desce Basys3. Design a implementace jsou před použitím na reálné LPC sběrnici otestovány jak simulací, tak pomocí platformy Arduino, která zde napodobuje chování sběrnice.

The thesis focuses on the communication of the TPM security chip on the LPC bus. The aim is also to develop an FPGA design to capture this communication. In the theoretical part of the thesis, the structure of the TPM chip is described, and its most notable use cases are presented, along with basic information about the LPC bus. In the practical part, an FPGA design which filters only TPM related data from the LPC bus is developed. The data captured by tapping the LPC bus are then sent via the serial line and saved to a text file. Subsequently, the data are analyzed, and it is discovered that, when certain conditions are met, BitLocker Volume Master key can be found between the fetched data. This key can be used to decrypt the drive of the targeted machine. This way, an evil maid type attack is carried out. The attacker who got hold of a target machine can thus read previously encrypted data from the drive. The FPGA design is loaded into a physical board Basys3. Before connecting the FPGA to a real LPC bus, the design and implementation are tested, at first using simulation and after that, Arduino is utilized to mimic the behavior of an LPC bus.