Prohlížení Bakalářské práce - 18104 dle předmětu "FPGA"

Zobrazují se záznamy 1-5 z 5

    • Akcelerace neuronových sítí na cloudové kartě s FPGA 

      Autor: Jiří Tlamicha; Vedoucí práce: Skrbek Miroslav; Oponent práce: Khun Jiří
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-15)
      Tato práce se zabývá akcelerací neuronových sítí na cloudové FPGA kartě Alveo U55C. Zkoumány jsou zejména framework HLS4ML využívající vysoko-úrovňovou syntézu a framework Vitis AI využívající akceleraci pomocí DPU. Oba ...

    • Analýza TPM komunikace za pomoci FPGA 

      Autor: Martin Mandík; Vedoucí práce: Daňhel Martin; Oponent práce: Štěpánek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-09)
      Práce se zaměřuje na komunikaci bezpečnostního čipu TPM po sběrnici LPC a vývojem FPGA designu pro její odposlech. Ve své teoretické části shrnuje strukturu a nejdůležitější případy užití bezpečnostního čipu TPM a základní ...

    • Použití fyzicky neklonovatelné funkce pro zabezpečení bezdrátové komunikace 

      Autor: František Kovář; Vedoucí práce: Buček Jiří; Oponent práce: Kodýtek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-19)
      V této bakalárské práci jsme zdokumentovali návrh a implementaci bezpecnostních zarízení, které využívají fyzicky neklonovatlnou funkci k zabezpecení bezdrátové komunikace. Implementace probehla v jazyce C++ a v jazyce ...

    • Skutečně náhodný generátor na FPGA 

      Autor: Kryštof Šádek; Vedoucí práce: Buček Jiří; Oponent práce: Kodýtek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-18)
      Tato práce se zabývá implementací hardwarového generátoru náhodných čísel na FPGA vývojové desce, který staví na páru kruhových oscilátorů a zahrnuje testování vlivu změn teploty a napájecího napětí na generovaný výstup. ...

    • Vzdálený útok postranními kanály na šifru AES 

      Autor: René Gál; Vedoucí práce: Novotný Martin; Oponent práce: Miškovský Vojtěch
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-15)
      Táto práca skúmala replikovateľnosť vzdialeného útoku postrannými kanálmi. Na začiatku sa vykonala analýza súčasných senzorov spotreby na čipoch FPGA a ich prístupov k uskutočňovaniu vzdialených útokov postrannými kanálmi. ...