Hledat
Zobrazují se záznamy 1-2 z 2
Pokročilé metody simulace v jazyce SystemVerilog, Advanced simulation methods in SystemVerilog
; Vedoucí práce: Kohlík Martin; Oponent práce: Borecký Jaroslav (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)
Tato práce se zabývá prací s nástroji pro simulaci číslicových obvodů. V první části se práce zabývá seznámením se s konstrukcemi jazyka SystemVerilog a knihovny UVM. Dále práce otestuje nástroje pro vytváření testbenchů, ...
Simulace procesorů v jazyce SystemVerilog, CPU simulation in SystemVerilog
; Vedoucí práce: Kohlík Martin; Oponent práce: Kašpar Jiří (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-02)
Tato práce se zabývá návrhem simulačních prostředí pro simulaci procesorů v jazyce SystemVerilog. K simulaci procesorů je využita knihovna UVM, její registrový model a vývojové prostředí QuestaSim. V této práci je navrženo ...