Browsing Diplomové práce - 13138 by Subject "logic gates"
Now showing items 1-1 of 1
-
Model číslicového počítače v Cadence
; Supervisor: Janíček Vladimír; Opponent: Náhlík Jiří
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-12)Cílem diplomové práce je návrh procesoru za pomocí CMOS logiky a ověření jeho funkce v komplexních simulacích v prostředí Cadence Virtuoso. Práce je koncipována jako doplňkový materiál při výuce elektronických předmětů pro ...