Now showing items 1-1 of 1

    • Implementace metody pro porovnání dvou časových stupnic na FPGA obvodu 

      Author: Michal Špaček; Supervisor: Sedláček Radek; Opponent: Vojtěch Josef
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-14)
      Práce se zabývá implementací TDC (Time-to-Digital Converter) uvnitř FPGA obvodu. Druhá část práce se zaměřuje na přenos přesného času prostřednictvím optických vláken a jeho následné porovnání s lokální časovou stupnicí. ...