Rozhraní pro ASIC FastIC+

Abstract

Tato práce se zabývá návrhem elektronického systému určeného k vyčítání dat z integrovaných obvodů FastIC+ vyvíjených v rámci CERN pro aplikace precizního rychlého časování. Práce nastiňue vlastnosti zmíněných ASIC, jejich účel a popisuje komunikaci s čipy. Následně detailně popisuje návrh elektroniky, firmware zařízení a jeho testování. Dále popisuje návrh ovládacího software pro měření se zařízením a interpretaci dat. V neposlední řadě pak ověřuje funkcionalitu zařízení na praktickém experimentu.

This thesis focuses on the design of an electronic system intended for data readout from FastIC+ integrated circuits developed within CERN for precise fast timing applications. The thesis outlines the properties of the mentioned ASICs, their purpose, and describes communication with the chips. Subsequently, it provides a detailed description of the electronics design, firmware development, and final testing of the device. Furthermore, it describes the development of control software for measurements with the device and data interpretation. Finally, it verifies the functionality of the device in a practical experiment.