Návrh a zhodnocení algoritmů pro rychlé digitální senzory výkonu a jejich FPGA implementace

Abstract

Tato diplomová práce se zabývá návrhem digitálního sensoru výkonu. Je zde uveden stručný přehled rovnic spojených s elektrickým výkonem. Poté je vyhodnoceno několik výpočetních algoritmů vhodných pro implementaci na FPGA nebo ASIC a jsou odvozeny rovnice, které je popisují. Pro digitální snímač výkonu, který zpracovává naměřené signály, jsou nejpodstatnější zejména funkce dělení a odmocniny. Pomocí těchto výpočetních metod však lze realizovat i další základní funkce. Výpočetní architektury jsou porovnány z hlediska rychlosti, přesnosti a množství použitých hardwarových prostředků. Pro každý z těchto algoritmů je provedena simulace a poté je vybrán nejlepší algoritmus pro konečnou implementaci do FPGA na desce Zedboard. Je ukázán kompletní postup implementace pomocí přístupu Model-Based Design od modelu v Simulinku až po vytvoření bistreamu. Na vyhodnocovací desce s FPGA je demonstrován výpočet průměrného výkonu, zdánlivého výkonu a efektivních hodnot ze dvou navzorkovaných signálů.

This Master's thesis covers the design of a digital power sensor. A brief overview about electrical power affiliated equations is provided. Then several computation algorithms suitable for implementation on FPGA or ASICs are evaluated, and their equations are derived. For a digital power sensor which processes measured signals, especially the reciprocal and square root functions are essential. However other basic functions may be implemented using these computational methods as well. The computational architectures are compared in matter of speed, accuracy, and used hardware resources. For each of these algorithms a simulation is conducted and then the best is chosen for the final implementation into the Zedboard FPGA Evaluation Board. A complete workflow and implementation using the Model Based Design approach from Simulink to bitstream is performed. Final computation on FPGA Evaluation Board of Average power, Apparent power, and effective values from two sampled signals is demonstrated.