Kalkulátor na přípravku DE10-Lite v jazyce VHDL

Abstract

Tato bakalářská práce se zabývá návrhem a realizací kalkulátoru na přípravku DE10-Lite v jazyce VHDL. Ve výsledném zapojení se využívá periferií na přípravku pro řízení a připojení maticové klávesnice a znakového LCD displeje. Výstupem je kalkulátor s matematickými operacemi sčítání, odčítání, násobení a dělení, funkcí paměti a režimem převodu soustav. Významná část práce se věnuje architektuře FPGA pole, popisu přípravku DE10-Lite, obsluze maticové klávesnice a obsluze znakového LCD displeje s řadičem HD44780U.

This bachelor thesis designs a math calculator by configuring the DE10-Lite development board. The configuration is accomplished by using the VHDL description language. A matrix keypad and LCD character display module are connected to the development board. Several components of the development board are used for operating the calculator. The final product handles the main arithmetic operations and also includes memory function and number system conversion. Part of this bachelor thesis focuses on describing FPGA architecture, DE10-Lite development board, matrix keypad and LCD character display module that uses the HD44780U controller.