Design of multi-channel DMA controller with interrupt and flexible descriptor configuration

Abstract

Tato práce navrhuje univerzální vícekanálový řadič DMA s flexibilní konfigurací kanálů a modulu. Popisuje základní a moderní funkce těchto řadičů. Porovnává také několik DMA enginů s cílem vybrat optimální kombinaci s často používanými funkcemi, aby návrh zůstal jednoduchý a přitom nabízel dostatečně širokou škálu konfigurací. Řadič DMA byl napsán v jazyce SystemVerilog se zaměřením na technologii ASIC a podporuje i použití v FPGA. Modul byl testován v simulacích RTL převážně pomocí testů UVM. Je schopen zpracovat až 32 souběžných přenosů dat a každou velikost přenosu lze nakonfigurovat až pro 232 slov najednou. Navržený design našel uplatnění v IP jádře od Tropic Square s. r. o. a díky generickým proměnným a své flexibilitě není řadič omezen na jedno konkrétní použití. Díky své kompletně hardwarové implementaci nabízí přenos dat vysokou rychlostí bez použití dalších cyklů pro zpracování případných instrukcí

This thesis proposes a versatile multichannel DMA controller with flexible channel and block configuration. It describes the basic and modern functionality of these controllers. It also compares several DMA engines to pick the optimal combination of frequently used features to make sure the design stays simple yet offers a wide enough range of configurations. The DMA controller was written in SystemVerilog targeting ASIC technology and supporting FPGA application as well. The module was tested in RTL simulations using mostly UVM test benches. It is capable of handling up to 32 concurrent data transfers and each transfer size can be configured for up to 232 words at once. The proposed design finds an application in an IP core by Tropic Square s. r. o., and thanks to generic variables and its flexibility the controller is not limited to one application. Due to complete hardware implementation, it offers data transferring at high speed without the use of additional cycles for any instructions to be processed.