Show simple item record

Doing Logic Synthesis in Parallel

dc.contributor.advisorFišer Petr
dc.contributor.authorŠírek Ondřej
dc.date.accessioned2012-02-01T01:02:51Z
dc.date.available2012-02-01T01:02:51Z
dc.date.issued2012-02-01
dc.date.submitted2012-02-01 02:00:02.0
dc.identifier266086866005
dc.identifier.urihttp://hdl.handle.net/10467/8702
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one’s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf.eng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdf.cze
dc.titleParalelizace logické syntézy
dc.titleDoing Logic Synthesis in Paralleleng
dc.typediplomová prácecze
dc.date.updated2012-02-01T01:02:58Z
dc.date.accepted2012-01-25 08:45:00.0
dc.contributor.refereeSchmidt Jan
dc.description.departmentkatedra počítačůcze
theses.degree.nameIng.cze
theses.degree.disciplineVýpočetní technika (magisterský)cze
theses.degree.grantorFakulta elektrotechnickácze
theses.degree.programmeElektrotechnika a informatika, strukturovanýcze
evskp.contactČVUTcze


Files in this item


This item appears in the following Collection(s)

Show simple item record