Zobrazit minimální záznam

Dummy and multiple rounds countermaesure of PRESENT cipher in FPGA



dc.contributor.advisorNovotný Martin
dc.contributor.authorPetr Moucha
dc.date.accessioned2020-01-30T23:51:44Z
dc.date.available2020-01-30T23:51:44Z
dc.date.issued2020-01-30
dc.identifierKOS-762877369305
dc.identifier.urihttp://hdl.handle.net/10467/86184
dc.description.abstractPráce pojednává o zabezpečení blokových šifer před útoky zaměřujícími se na informace o spotřebě během šifrování. Testovaným protiopatřením je technika vícenásobných a falešných rund, jejíž efektivnost nebyla doposud prokazatelně dokázána. Za účelem ověření předchozích výsledků a nalezení případných chyb v návrhu byla vytvořena takto zabezpečená verze šifry PRESENT v jazyce VHDL. Na této verzi byla poté provedena série testů, která odhalila průsak informací během začátku šifrování. Další úpravy obvodu poté vedly k progresivně lepším, avšak stále neuspokojivým výsledkům. Hlavním vylepšením bylo především náhodně opožděné nahrání platných vstupních dat do obvodu. Alternativně bylo také prozkoumáno, jaký vliv bude mít přidání dalších registrů, určených pro uložení výsledků falešných rund. Součástí řešení jsou i užitečné nástroje, které by měly usnadnit budoucí testování vícenásobných a falešných rund.cze
dc.description.abstractThis thesis focuses on securing block ciphers against side-channel attacks that can deduce the secret key from a device's power consumption. Multiple-and dummy-rounds countermeasure was tested because its effectiveness is yet to be proven. To verify previous results and find possible errors in countermeasure design, I created VHDL implementation of PRESENT cipher secured by dummy rounds. This version underwent a series of tests that revealed a leakage at the beginning of the cryptographic operation. Further improvements led to progressively better but still unsatisfying results. The most prominent feature was the insertion of a random number of dummy clock cycles before the first valid operation. I also examined the influence of added dummy registers used as storage for outputs of dummy rounds. Furthermore, as part of my effort, I developed tools useful for future testing of multiple- and dummy-rounds countermeasure.eng
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmleng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.htmlcze
dc.subjectblokové šifrycze
dc.subjectFPGAcze
dc.subjectanalýza postranního kanálucze
dc.subjectopatření proti rozdílové odběrové analýzecze
dc.subjectPRESENTcze
dc.subjectfalešné rundycze
dc.subjectt-testcze
dc.subjectSICAKcze
dc.subjectblock ciphereng
dc.subjectFPGAeng
dc.subjectsecure hardwareeng
dc.subjectside channel analysiseng
dc.subjectDPA countermeasureeng
dc.subjectPRESENTeng
dc.subjectdummy roundseng
dc.subjectt-testeng
dc.subjectSICAKeng
dc.titleOchrana šifry PRESENT prostřednictvím falešných a vícenásobnýcch rund na FPGAcze
dc.titleDummy and multiple rounds countermaesure of PRESENT cipher in FPGAeng
dc.typebakalářská prácecze
dc.typebachelor thesiseng
dc.contributor.refereeJeřábek Stanislav
theses.degree.disciplinePočítačové inženýrstvícze
theses.degree.grantorkatedra číslicového návrhucze
theses.degree.programmeInformatikacze


Soubory tohoto záznamu




Tento záznam se objevuje v následujících kolekcích

Zobrazit minimální záznam