Paralelní optimalizace logických obvodů
Parallel Optimization of Logic Circuits
dc.contributor.advisor | Fišer Petr | |
dc.contributor.author | Rusin Lukáš | |
dc.date.accessioned | 2017-11-09T10:49:09Z | |
dc.date.available | 2017-11-09T10:49:09Z | |
dc.date.issued | 2017-06-28 | |
dc.identifier | KOS-695599657105 | |
dc.identifier.uri | http://hdl.handle.net/10467/73231 | |
dc.description.abstract | Tato práce se zabývá rozdělováním logického obvodu na vhodné části, které následně paralelně resyntetizuje za účelem dosažení lepšího konečného výsledku, než kdyby se obvod resyntetizoval vcelku. Představen je vlastní algoritmus pro rozdělování. Výstupy obou variant zpracování obvodu jsou porovnány řadou experimentů. Vyhodnocen je i časový přínos, který do resyntézy vnáší rozdělování. | cze |
dc.description.abstract | This thesis introduces the logic circuit division into appropriate parts, which are subsequently resynthesised in parallel. There is a purpose to get better final result than the whole circuit resynthesis. The own algorithm of circuit division is introduced. The results of both optimizing methods are compared by a large set of experiments. Time improving brought by division is also evaluated. | eng |
dc.language.iso | CZE | |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | okno obvodu,iterační rozdělování,paralelní resyntéza,kvalita obvodu,rychlost zpracování | cze |
dc.subject | circuit window,division by iterations,parallel resynthesis,circuit quality,processing speed | eng |
dc.title | Paralelní optimalizace logických obvodů | cze |
dc.title | Parallel Optimization of Logic Circuits | eng |
dc.type | diplomová práce | cze |
dc.type | master thesis | eng |
dc.date.accepted | ||
dc.contributor.referee | Schmidt Jan | |
theses.degree.discipline | Návrh a programování vestavných systémů | cze |
theses.degree.grantor | katedra číslicového návrhu | cze |
theses.degree.programme | Informatika | cze |