Návrh generického digitálního SoC obvodu pro FPGA platformu
Design of a generic digital SoC for FPGA platform
Type of document
MAGISTERSKÁ PRÁCEMASTER'S THESIS
Author
Vanc Václav
Supervisor
Hujer Martin
Opponent
Schmidt Jan
Field of study
Návrh a programování vestavných systémůStudy program
InformatikaInstitutions assigning rank
katedra číslicového návrhuRights
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html.Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html.
Metadata
Show full item recordAbstract
Tato diplomová práce se zabývá návrhem nástroje pro tvorbu systémů na čipu (SoC). Vygenerovaný SoC je možné ovládat prostřednictvím počítače pomocí rozhraní UART. Prostředí pro ovládání z počítače je napsáno v jazyce Python. Práce se zaměřuje jak na návrh hardwarové části SoC, tak na softwarovou část. Vytvořený SoC integruje procesor ARM Cortex-M0 a periferie třetích stran. Nástroj pro generování SoC je napsaný v jazyce Python a je koncipován modulárně, což umožňuje přidávat podporu pro další periferie a sběrnice. This diploma thesis deals with the development of a tool for creating systems on a chip (SoC). The generated SoC can be controlled by the computer via an UART interface. The program for control of the SoC is written in Python. The thesis deals with the design of both hardware and software part of the SoC. The created SoC integrates the ARM Cortex-M0 processor and third-party peripherals. The SoC generator is written in Python and is designed to be modular. This allows easy implementation of support for additional peripherals and buses.