Implementace kompresního algoritmu MSC v programovatelném hradlovém poli
Implementation of the MSC Compress Algorithm in Field Programmable Gate Arrays
Typ dokumentu
diplomová prácemaster thesis
Autor
Řada Jakub
Vedoucí práce
Fábera Vít
Oponent práce
Kobrle Pavel
Studijní obor
Inteligentní dopravní systémyStudijní program
Technika a technologie v dopravě a spojíchInstituce přidělující hodnost
ústav aplikované informatiky v dopravěObhájeno
2017-01-19Práva
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmlVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Zobrazit celý záznamAbstrakt
Práce popisuje vůbec první implementaci kompresního algoritmu MSC. Algoritmus je převeden do série konečných automatů s datovou cestou (FSMD) dle metodologie meziregistrových přenosů (Register-Transfer). Konečné automaty jsou interpretovány ve VHDL jazyce a naprogramovány na vybranou FPGA platformu. Algoritmus využívá speciální stromovou strukturu pro manipulaci daty, pojmenovanou MSC strom. Jedním z výstupů práce je nový způsob uložení uzlů stromu v paměti, anglicky nazvanou Left Tree Representation. Algoritmus v této implementaci vybírá ze dvou kódovacích metod - Elias alfa a ZEBC. The thesis describes the first attempt of hardware implementation of Multistream Compression (MSC) algorithm. The algorithm is transformed to series of Finite State Machines with Data path using Register-Transfer methodology. Those state machines are then implemented in VHDL to selected FPGA platform. The algorithm utilizes a special tree data structure, called MSC tree. The thesis presents new way to store nodes of the tree using the Left Tree Representation. For data encoding, the described implementation of the algorithm chooses between two methods - Elias Alpha and ZEBC.