Zobrazit minimální záznam

Soft-microprocesor FPGA demonstrator



dc.contributor.advisorVítek Stanislav
dc.contributor.authorPatera Adam
dc.date.accessioned2015-05-28T10:47:18Z
dc.date.available2015-05-28T10:47:18Z
dc.identifierKOS-587864305305
dc.identifier.urihttp://hdl.handle.net/10467/61618
dc.description.abstractBakalářská práce rozebírá návrh koncepce syntetizovatelného soft-mikroprocesoru na architektuře FPGA. Programovatelná hradlová pole FPGA jsou v mnoha ohledech přelomovou technologií a na trhu mají své nezastupitelné místo. Převážná většina textů se přirozeně soustředí na vývoj specializovaných (dedikovaných) obvodů a aplikací, které mohou těžit z masivního paralelismu programovatelných hradel. Následující stránky jsou v opačném duchu věnovány funkčnímu popisu tradičních sekvenčních zařízení známého z mikroprocesorové techniky. Toto přiměřeně rozsáhlé a zároveň klasické téma umožňuje obecné seznámení s principy digitální logiky a jazyky hardwarového popisu (HDL). Nabyté vědomosti jsou pak přenosné i do podstatně složitějších aplikací. Celková funkčnost soft-mikroprocesoru byla v závěru důkladně ověřena prostřednictvím ukázkových programů a vybraných simulací. Součástí práce jsou rovněž kompletní komentované HDL zdrojové kódy implementovaného zařízení v příloze.cze
dc.description.abstractThis Bachelor thesis discusses the conceptual design of synthetizable soft-microprocessor implemented using Field Programmable Gate Array (FPGA) architecture. FPGAs are in many aspects breakthrough technology and as such have irreplacable position on the market. Most available articles naturally focuses on developing real-life dedicated circuits and applications, which are able to benefit from massive parallelism offered by the FPGAs. Following pages, on the other hand, are devoted to functional description of traditional sequential devices already known from the field of microprocessor technology. This adequately large but classic topic allows for general understanding of digital logic and Languages of Hardware Description (HDL) to be made. Acquired knowledge are then transferable into substantially advanced applications. In conclusion is the overall functionality of the design thoroughly verified and tested by means of sample programs and simulations. Complete HDL description, along with proper comments, of the device can be found in the attachment of the thesis.eng
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdfeng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://www.cvut.cz/sites/default/files/content/d1dc93cd-5894-4521-b799-c7e715d3c59e/cs/20160901-metodicky-pokyn-c-12009-o-dodrzovani-etickych-principu-pri-priprave-vysokoskolskych.pdfcze
dc.subjectSoft-mikroprocesor, FPGA, VHDL, RISCcze
dc.titleFPGA demonstrátor soft mikroprocesorucze
dc.titleSoft-microprocesor FPGA demonstratoreng
dc.typebakalářská prácecze
dc.typebachelor thesiseng
dc.contributor.refereeTeplý Tomáš
theses.degree.disciplineAplikovaná elektronikacze
theses.degree.grantorkatedra mikroelektronikycze
theses.degree.programmeKomunikace, multimédia a elektronikacze


Soubory tohoto záznamu





Tento záznam se objevuje v následujících kolekcích

Zobrazit minimální záznam