Hledat
Zobrazují se záznamy 1-1 z 1
Implementace Petriho sítě v hradlovém poli, Petri Net Implementation in FPGA
; Vedoucí práce: Kubátová Hana; Oponent práce: Kohlík Martin (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
Tato práce se zabývá metodikou převodu popisu Petriho sítí z jazyka PNML do syntetizovatelného zápisu pro programovatelná hradlová pole v jazyce VHDL. V úvodní části představí samotný koncept Petriho sítí, varianty a ...