Prohlížení katedra mikroelektroniky dle předmětu "FPGA"
Zobrazují se záznamy 1-17 z 17
-
Aplikace pro využití PS/2 vstupu a výstupu na LCD displej přípravku Spartan3E v jazyce VHDL
; Vedoucí práce: Lafata Pavel; Oponent práce: Pehnelt Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-02-02)Cílem bakalářské práce je vytvořit aplikaci pro vývojovou desku Spartan3E Starter Kir. Tato aplikace bude uchovávat v paměti znaky napsané na klávesnici. Klávesnice bude připojena přes PS/2 rozhraní. Znaky z paměti budou ... -
Design of QSPI master interface
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Ille Ondřej
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-18)Tato diplomová práce pojednává o návrhu a implementaci QSPI master rozhraní s procesorovým jádrem RISCV. QSPI protokol byl prostudován z dostupných flash pamětí, které QSPI rozhraní podporují. Byly porovnány rozdíly v ... -
Digitální vzorkovací osciloskop na bázi SoC – řídicí a zobrazovací část
; Vedoucí práce: Hazdra Pavel; Oponent práce: Sedláček Radek
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-15)Tato bakalářská práce se zaměřuje na návrh a realizaci řídicí a zobrazovací části digitálního osciloskopu a přidruženého signálového generátoru na desce Zybo Z7-20 s využitím čipu Zynq 7000. Práce byla realizována ve ... -
Digitální vzorkovací osciloskop na bázi SoC – signálová část
; Vedoucí práce: Hazdra Pavel; Oponent práce: Sedláček Radek
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-15)Předkládaná bakalářská práce se zabývá vytvořením analogové části a vzorkovacího mechanizmu pro digitální osciloskop založený na desce ZYBO-Z7-20. Jedná se o jednu ze dvou prací popisující realizaci tohoto osciloskopu ... -
Implementace určování polohy využívající Bluetooth Low Energy v FPGA
; Vedoucí práce: Hazdra Pavel; Oponent práce: Dresler Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-28)Vnitřní lokalizační systémy se stávají čím dál populárnějšími. Bluetooth Low Energy je jednou z nejpoužívanějších technologií v tomto oboru díky své jednoduchosti, nízké energetické náročnosti a nízkým finančním nákladům. ... -
Komunikace s MEMS mikrofony pomocí FPGA
; Vedoucí práce: Honzík Petr; Oponent práce: Liska Matej
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-02-01)Tato diplomová práce se zabývá komunikací s MEMS mikrofony pomocí programovatelného hradlového pole (FPGA). V jazyce VHDL bylo na FPGA implementováno čtení zvukových dat z mikrofonů s digitálními rozhraními TDM a I²S. ... -
Návrh a implementace komunikačního rozhraní pro termokameru
; Vedoucí práce: Vítek Stanislav; Oponent práce: Kovář Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-28)Hlavním cílem práce je návrh a implementace komunikacního rozhraní pro termokameru. Pro streamování videa do PC je použitý standard UVC (USB video class), který jako univerzální standard funguje na vetšine moderních ... -
Návrh a implementace výukového mikrokontroléru založeného na zásobníkovém procesoru
; Vedoucí práce: Vítek Stanislav; Oponent práce: Teplý Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-01-26)Diplomová práce se zabývá návrhem tzv. soft-core mikrokontroléru postaveného na zásobníkovém procesoru. V teoretické části jsou tyto procesory představeny a definovány a jsou rozebrány vybrané existující projekty zásobníkových ... -
Návrh a implementace základního 8bitového mikrokontroleru v FPGA poli
; Vedoucí práce: Lafata Pavel; Oponent práce: Pehnelt Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-22)Tato práce má za cíl vytvořit jednoduchý mikrokontroler s využitím kitu Nexys 4 založeného na technologii FPGA. V první části se seznamujeme s obecnými principy mikrokontrolerů a technologií FPGA. V praktické části popisujeme ... -
Návrh a zhodnocení algoritmů pro rychlé digitální senzory výkonu a jejich FPGA implementace
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Bičák Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-20)Tato diplomová práce se zabývá návrhem digitálního sensoru výkonu. Je zde uveden stručný přehled rovnic spojených s elektrickým výkonem. Poté je vyhodnoceno několik výpočetních algoritmů vhodných pro implementaci na FPGA ... -
Návrh HW akcelerátoru Keccak hashovacího algoritmu pro SoC platformu
; Vedoucí práce: Hazdra Pavel; Oponent práce: Kovalský Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-18)Cílem této práce je návrh implementace Keccak algoritmu v FPGA a ověření jeho efektivity na SoC platformě. Pro tento účel jsme nastudovali teorii, která se týká SHA-3 hashovací funkce a Keccak algoritmu. Také jsme vybrali ... -
Návrh Rx řadiče ve standardu JESD 204B
; Vedoucí práce: Hazdra Pavel; Oponent práce: Kovalský Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-17)Diplomová práce se věnuje návrhu linkové vrstvy přijímače dle standardu JESD204B. Seznamuje s historií standardu od své první verze až po současnou revizí C. Hlouběji se věnuje představení teoretických základů revize B, a ... -
Návrh řadiče I3C pro procesor RISC-V
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Tuček Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-20)Tato diplomová práce se zabývá RTL návrhem a implementací periferie řadiče I3C pro systém s procesorovým jádrem RISC-V. Práce popisuje protokol I3C s jeho hlavními vlastnostmi, včetně zpětné kompatibility s jeho předchůdcem ... -
Návrh vyčítacího systému pro křemíkové fotonásobiče
; Vedoucí práce: Jirsa Jakub; Oponent práce: Jeřábek Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-01-26)Tato diplomová práce je zaměřena na vývoj vyčítacího systému pro křemíkové fotonásobiče. Na začátku této práce bude prozkoumán princip činnosti křemíkových fotonásobičů spolu s představením jejich ekvivalentního elektrického ... -
Reflektometr v časové oblasti s FPGA
; Vedoucí práce: Adler Viktor; Oponent práce: Černý Petr
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-28)Tato práce se zabývá návrhem reflektometru v časové oblasti (TDR). Popisuje návrh TDR s využitím FPGA Lattice ECP5. FPGA zde funguje jako generátor měřícího signálu i jako vzorkovač odraženého signálu. -
Tutoriál základů VHDL na Arduino kitu
; Vedoucí práce: Janíček Vladimír; Oponent práce: Hrzina Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-28)Tato bakalářská práce se věnuje vytvoření tutoriálu programovacího jazyka VHDL. Je zaměřena na studenty prvních ročníků. Jako platforma pro testování úkolů a programů byl použit kit Arduino MKR VIDOR 4000. Práce přibližuje ... -
Vyčítací systém s FPGA pro částicové detektory
; Vedoucí práce: Jirsa Jakub; Oponent práce: Jeřábek Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-09)Cílem této práce je realizace vysokorychlostního vyčítacího systému pro částicové detektory. V první části práce se čtenář seznámí s principem detekce rentgenových částic, bude uveden do tématu programovatelných hradlových ...