Hledat
Zobrazují se záznamy 1-1 z 1
FPGA Model Development of PMSM for Hardware-in-the-Loop Testing System, FPGA Model Development of PMSM for Hardware-in-the-Loop Testing System
; Vedoucí práce: Haubert Tomáš; Oponent práce: Lipčák Ondřej (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-24)
Tato práce se zabývá problematikou Hardware-in-the-Loop (HiL) systémů pro řídící jednotky výkonových měničů. V textu je popsána struktura systému pro simulaci elektrických pohonů v reálném čase a další nutné součásti ...