Prohlížení katedra aplikované matematiky dle předmětu "optimum circuit generation"
Zobrazují se záznamy 1-1 z 1
-
Použití logické syntézy pro usnadnění řešení SAT problému
; Vedoucí práce: Fišer Petr; Oponent práce: Hülle Robert
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-19)Tato práce se zabývá možností využití logické syntézy a optimalizace ke zrychlení řešení instancí problému splnitelnosti (SAT) pocházejících ze standardních benchmarků i praktických aplikací. Logická syntéza může v principu ...