Sloupcový analogově číslicový převodník pro pixelový detektor

Abstract

Tato dizertační práce se věnuje vývoji převodníku analogového signálu na digitální (ADC) s postupnou aproximací (SAR) a využitím plně diferenciální architektury pro monolitický pixelový detektor (MAPS) Spacepix-2 v technologii 180 nm SoI CMOS. MAPS detektory představují aktuální trend ve fyzikáních experimetech detekce částic o vysokých energiích (HEP). Kromě fyzikálních experimentů jsou tyto detektory hojně využívány v lékařských a kosmických aplikacích. ADC umístěné pod pixelovou maticí v MAPS detektoru se nazývá sloupcové ADC. Ve standardní architektuře pixelový detektor využívá pro každý sloupec jedno sloupcové ADC a analogové signály z pixelů jsou digitalizovány řádek po řádku. Hlavním problémem při návrhu diferenciálního sloupcového SAR ADC je jeho limitovaná šířka, která je dána šířkou pixelu. Spacepix-2 má šířku pixelu 60 μm. Při řešení tohoto problému byla navržena nová architektura v 8-bit a 10-bit verzi, ve které jedno sloupcové SAR ADC je použito pro vzorkování signálů ze dvou sloupců. Plocha SAR ADC se tedy zvětší na 120 μm.Tato nová architektura přispívá ke zlepšení rychlosti vzorkování, linearity, zmenšuje šum a dokonce i snižuje spotřebu SAR ADC. Navržené řešení jednoho sloupcového SAR ADC v 8-bit verzi dosahuje rychlosti vzorkování 4 MSps a spotřeby 200 μW při napájecím napětí 1.8 V. 10-bit verze dosahuje stejných parametrů s vyšší spotřebou 250 μW.

This thesis concerns the development of a fully differential analog to digital converter (ADC) with successive approximation (SAR) for a monolithic pixel detector (MAPS) Spacepix-2 in 180 nm SoI CMOS technology. MAPS detectors represent the actual trend in high-energy physics experiments (HEP). Besides HEP experiments are MAPS detectors often used in medical and space applications. ADC placed under the column of the MAPS pixel matrix is called column ADC. A single ADC for a single column is used in standard architecture. Analog signals from pixels are digitized row by row. The main problem of the differential column SAR ADC design is a limited width determined by the pitch of the pixel. The Spacepix-2 pixel pitch is 60 μm. This thesis proposes a new SAR column ADC architecture in 8-bit and 10-bit versions, where each ADC has multiplexed input to two columns. The layout area is doubled to 120 μm. This new architecture helps achieve higher speed, linearity, low noise, and low power consumption of the proposed SAR ADC. The 8 bit column ADC reaches sampling rate 4 MSps, average power consumption is 200 μW from a 1.8 V power supply at ten frames per second readout frequency. The 10 bit version achieves the same parameters with the higher power consumption of 250 μW.