Útok rozdílovou odběrovou analýzou na implementaci algoritmu AES na platformě Xilinx
Differential Power Analysis Attack on AES Implementation in Xilinx FPGA
dc.contributor.advisor | Novotný Martin | |
dc.contributor.author | Semrád Ondřej | |
dc.date.accessioned | 2017-06-07T16:08:43Z | |
dc.date.available | 2017-06-07T16:08:43Z | |
dc.date.issued | 2017-05-16 | |
dc.identifier | KOS-593779855105 | |
dc.identifier.uri | http://hdl.handle.net/10467/69961 | |
dc.description.abstract | Práce se zabývá možnostmi aplikace metody rozdílové odberové analýzy (DPA) na implementaci algoritmu AES na FPGA Spartan-3E od firmy Xilinx. V rámci práce byly vytvořeny dvě rozdílné hardwarové implementace šifry AES v jazyce VHDL a skript realizující DPA v programu Mathematica. Dále byla vytvořena obálka realizující komunikaci modulu AES s počítačem pomocí sériové linky. Do této obálky bylo následne vloženo osm ruzných variant šifry AES -tři základní a pět zaměřených na odolnost proti poruchám. U jedné základní varianty a všech zabezpečených byl určen minimální počet průběhů spotřeby, který ješte stačí k prolomení klíče. Na základě porovnání těchto výsledku bylo zjištěno, že časová, prostorová a ani informační redundance významně neovlivňuje odolnost implementace proti DPA. | cze |
dc.description.abstract | We explored the possibilities of application of Differential Power Analysis (DPA) on the implementation of AES algorithm on the FPGA Spartan-3E by Xilinx. We created two different hardware implementations of the AES cipher in VHDL language, a script implementing the DPA method in the Mathematica software and a wrapper implementing the communication between an AES module and a computer using a serial line. We inserted eight different versions of AES cipher inside the wrapper - five versions with safety measures and three basic versions without any safety measures. We compared the resistance of basic variant with the fault tolerant ones by computing the minimal number of power traces needed for breaking the correct key for each variant. We discovered that the safety measures (hardware redundacy, time redundancy and information redundancy) had minimal influence on the resistance against DPA. | eng |
dc.language.iso | CZE | |
dc.publisher | České vysoké učení technické v Praze. Vypočetní a informační centrum. | cze |
dc.publisher | Czech Technical University in Prague. Computing and Information Centre. | eng |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html | eng |
dc.rights | Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html | cze |
dc.subject | rozdílová odběrová analýza, DPA, bezpečnost, FPGA, AES,Rjindael, Xilinx | cze |
dc.subject | Differential Power Analysis, DPA, security, safety, FPGA, AES,Rjindael, Xilinx | eng |
dc.title | Útok rozdílovou odběrovou analýzou na implementaci algoritmu AES na platformě Xilinx | cze |
dc.title | Differential Power Analysis Attack on AES Implementation in Xilinx FPGA | eng |
dc.type | bakalářská práce | cze |
dc.type | bachelor thesis | eng |
dc.date.accepted | ||
dc.contributor.referee | Miškovský Vojtěch | |
theses.degree.discipline | Počítačové inženýrství | cze |
theses.degree.grantor | katedra číslicového návrhu | cze |
theses.degree.programme | Informatika | cze |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
Bakalářské práce - 18103 [113]