Prohlížení Bakalářské práce - 18103 dle předmětu "VHDL, FPGA, AES, realtime, block cipher modes of operation, pipelining"
Zobrazují se záznamy 1-1 z 1
-
Hardwarový modul pro šifrování dat v reálném čase
; Vedoucí práce: Bartík Matěj; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-16)Tato bakalářská práce má za cíl představení šifry AES a její implementaci v jazyce VHDL pro obvod typu FPGA. Implementovaný modul nabízí běžné operační módy blokových šifer dle standardu NIST Special Publication 800-38A. ...