Browsing Bakalářské práce - 18103 by Subject "VHDL, FPGA, AES, realtime, block cipher modes of operation, pipelining"

Now showing items 1-1 of 1

    • Hardwarový modul pro šifrování dat v reálném čase 

      Author: Hynek Daniel; Supervisor: Bartík Matěj; Opponent: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-16)
      Tato bakalářská práce má za cíl představení šifry AES a její implementaci v jazyce VHDL pro obvod typu FPGA. Implementovaný modul nabízí běžné operační módy blokových šifer dle standardu NIST Special Publication 800-38A. ...