Prohlížení katedra číslicového návrhu dle předmětu "AES, FPGA, VHDL, fault tolerance, reliability, simulation, ModelSim, Quartus II"
Zobrazují se záznamy 1-1 z 1
-
Implementace AES algoritmu pro FPGA
; Vedoucí práce: Štěpánek Filip; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-12-22)Tato bakalářská práce se zabývá návrhem AES algoritmu pro programovatelné obvody (FPGA). Nejprve je předveden základní návrh, z něhož je následně odvozeno 5 spolehlivostních variant. Ty zajišťují odolnost algoritmu vůči ...