Browsing katedra číslicového návrhu by Subject "Verification"
Now showing items 1-1 of 1
-
Metody automatické verifikace v registrovém modelu jazyka SystemVerilog
; Supervisor: Kohlík Martin; Opponent: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-07)Tato práce se zabývá metodologií pro verifikaci digitálních integrovaných obvodů (Universal Verification Methodology - UVM), zejména její registrovou vrstvou (Register Abstraction Layer - RAL). V dané práci je popsán proces ...